funkcji przełączających:

Ja = Ka = 1 J_b = K_b = A J_C = K_C~ AB

Jjy — Kjy “ (^5)C

J_e = K_e = [{AB)C]D

Schemat logiczny synchronicznego licznika zliczającego w przód, ze zmodyfikowanymi układami realizującymi funkcje przełączające poszczególne wejścia przerzutników, przedstawiono na rys. 4.206. Szybkość działania rozpatrywanego licznika jest znacznie mniejsza od szybkości licznika przedstawionego na rys.

A    3    C    £    E

Rys. 4.206

Synchroniczny licznik dwójkowy z przeniesieniami szeregowymi

Wejście dla impulsów zliczanych

4.205. Jeżeli liczba przerzutników w liczniku wynosi np. 8, to opóźnienie wypadkowe wynosi 50+(8—2)- 20 = 170 ns, a zatem maksymalna częstotliwość impulsów zliczanych nie może przekroczyć wartości:

f- Tto-TF^s “ ⁶ MHz

Czas ustalania zawartości licznika wynosi 50 ns dla obu typów liczników.

Na rysunku 4.207 przedstawiono schemat logiczny zmodyfikowanego synchronicznego licznika dwójkowego, umożliwiający budowę licznika o długości logicznej większej niż układu przedstawionego na rys. 4.205.

Na rysunku 4.208 przedstawiono sposób łączenia 8-bitowych liczników synchronicznych, z przeniesieniami równoległymi, w liczniki o większej pojemności. Maksymalna częstotliwość impulsów zliczanych w tego typu liczniku wynosi:

(50+2*20+4-20) •10-*T ^{= 6 MHz}

Maksymalny czas ustalania zawartości licznika wynosi 130 ns. Przy połączeniu asynchronicznym 8-bitowych jednostek licznika, czas ten wynosiłby 3*90 = = 270 ns.