183 3

362

00 tr	0	1	^q8^H	0	1 1 1	Xł OD	0	1
00	0	0	00	0	LU)	00	0	0
01	0	0	01	0	1	00	D	0
11	0	CD	11	1	0	00	0	0
10	0	0	10	0	^1)	00	D	0

^W1 ^w2

Rys. 3.130. Tabele Karnaugha funkcji Wj, i w^ Na ich podstav;ie otrzymujemy:

^W1 ⁼ P8 ^q8 ^r8’

^W2 ⁼ P8 ^q8 ^r8 ⁺ P8 ^q8 * ^p8 ^F8 ⁼ P8 ^q8 ^r8 ^{+ p}8 ^(q8 ^{+ F}8^{J =}

P_S ^q8 ^r8 ^{+ p}8 ^qS ^r8 ⁼    (3.253)

= P_a © (q₈ r₈).

^W3 ^{= q}S ^r8 ^{+ q}8 ^F8 ^{= q}8 ^{9 r}8

Schemat odpowiadający strukturze z rys. 3.12S przedstawiono na rys. 3. 131.

Przykład 3.65

Zaprojektować cyfrowy sterownik zapłonu tyrystorów przetwornicy częstotliwości, której schemat pokazano na rys. 3.132 a. Schemat blokowy sterownika przedstawiono na rys. 3.132 b. Założyć, że dysponuje się generatorem fali prostokątnej o poziómie sygnałów TTL i zakresie zmian częstotliwości od 0,6 Hz do 0,6 kHz oraz wzmacniaczami impulsów zapłonowych (Zj.Zg....,Zg - rys. 3.132 b). Program pracy sterownika pokazano na rys. 3.132c.

Rozwiązanie

Projekt układu sterownika sprowadza się do określenia struktury układu zliczającego (jest to układ sekwencyjny - por. rozdz. 4) oraz struktury układu kombinacyjnego zapewniającego odpowiedni rozdział impulsów zapłonowych na poszczególne tyrystory .(rys. 3.132 b).

Rys. 3.131. Schemat układu sterującego z przykładu 3.64 (odpowiednik struktury z rys. 3.126)

Z programu pracy sterownika (rys. 3.132 c) wynika, że w roli układu zliczającego należy zastosować    licznik    dwójkowy    moduło sześć (cykl

pracy sterownika    składa się z sześciu    taktów).    Najprostszy sposób

budowy tego typu    licznika przedstawiono    na rys.    3.133; wykorzystano

tutaj układ scalony 7493 zawierający asynchroniczny licznik dwójkowy (patrz rozdz. 2.5.3). Pojawienie się na wyjściach Qg i stanu (1.1) odpowiada przejściu licznika 7493 ze stanu (OgOjOg) = (101) do stanu (110); przypomnijmy, że licznik 7493 liczy w naturalnym kodzie binarnym (NKB) i tylko “w przód". Stan (Q2Qj)= (11) powoduje, że sygnał R= Qj osiąga wartość 1    (R - sygnał    zerowania; patrz    ryś. 3.133) a więc