CCF20090106000

Modelowanie i Analiza Systemów

Przebieg ćwiczenia

1. Korzystając z zapisu przerzutnika D- synchroniczny w kodzie A-HDL

— D Flip Flop with synchronous reset CLK: in STDJLOGIC;

RESET: in STDLOGIC;

DIN: in STDJLOGIC;

DOUT: out STD_LOGIC;

process (CLK) begin

if CLK'event and CLK-F then —CLK rising edge

if RESET-L then    -synchronous RESET active High

DOUT <= '0';

else

DOUT <= DIN;

end if;

end if; end process;

•    Zrealizować przerzutnik typu D

•    Przeprowadzić symulacje układu

•    Zbudować rejestr szeregowy jak na rysunku , oraz wykazać że jest to rejestr przesuwny.

5earch View Works pace Design Simulation Waveform Tools \

. ------ «_

DBG

/. V VW.VAV/#

_ru-

v-n_

jtj-u

10! I

001

Hee

DBG

Uwaga ! ! !

reset przerzutnika jest akty wny w stanie wysokim.