PAGE86

&AH

Wejścia informacyjne i sterujące pamięci RAM: a) z rozdzielonymi wejściami i wyjściami informacji; b) ze wspólnym wejściem i wyjściem informacji

Cykl odrzutu

<0    ,_w

b)

Cyki zapisu

V

Adres ^	(__/
	1---
Cz — «* J			z^7-
	1
	*Asnr	1 1	tum
		1
Dane wuiśeh		( 1 )
'AA		^(KA |fa?

XI

CE

R/W

Den?

wejści:vi€

tSA

I I

*set

A

Szerokość impulsu zapisu

•X3

^rS9

8=

I ! !

Cykl zapisu (a); cykl odczytu (b)

Inoi — czas przetrzymywania danych wyjściowych po zmianie sygnału CE;

Chdi — czas przetrzymywania danych wyjściowych po zmianie adresu; t_KA — czas przetrzymywania adresu; tw — szerokość impulsu zapisu; !wx — czas odzyskiwania właściwości pamięci pc sygnale zapisu; t_Bo — czas przetrzymywania danych wejściowych po zaniku impulsu R/W; l»_c = fsa+*>+/**; h — czasy ustalania sygnałów w stosunku do narastającego i opadającego zbocza sygnału R/W