PAGE87

-3 V -5 V -32 V

CC

CD

X—i r—}

X —!    *5.— 45

5r—aj

’^irtLaifr^3ł

Wyjicie

canyefl

Wejieie

canycft

i—=—    I2H :——

v;-T    -S—M .75Ł-,f

ę/—:    tfp-fl! ac-|j

ii i i:

-.-—-i    *

ad—-' S -.—aj    ;r—«

•    -i—aj a-—* ,,

A! — '    ^::—-5    i

JH •

,xP^;-

c.m—3 :vk—-a iij—«

itg

śfes

Cit— is

■Jo-S :? i— 3W3? :ó— i.}«

:j—Ćli

Rrv D4.D. Topotnlii ^ptowiiino wybranych ukledftw pamięci d>cair--on)ca

ss

Rys. 5.7. Schemat blokowy modułu dynamicznej pamii^i o oręaniiacj: 4096X1

vnf—/

.“mizteiatr VJ:7

/

T5u>*

Uejicia adresowe

V^AS

nodutu panięci

'-'stilony adres wiesrsta	Ustalony adres jcoluany	::»< rum---•xfia-s	-*	-,v • 2
(Ajj-Aj) |	^{V^A11^) I			L (,
X .........- X“«"ł<r'7M*^,r •			Aj- -'*7-

Sygnał wejściowy RAS\

Sygnał wejściowy ĆAS

(CoLuwu A<ł«łvt*

\

•'■fzziz

ct'jsr»e

Rys. 5.3. Relacje czasowe między sygnałami adresu wiersza i adresu kolumny ora: sygnałami RAS i CAS. Pamiętajmy, ic adres kolumny • wiersza r.aie’y doorowadzić do wejść A»-A_s modułu pamięci

S&nmntt mitiotastra (XUX)

Rys. 5.10. Układ mulUpieksowacia adresu pamięci z scalonych multiplekserów 74157