13

iarnym lub na tranzystorze złączowym FET. Schemat miernika zbudowany jest z następujących bloków funkcjonalnych:

-    obwody wejśoiowe

-    wzmacniacz wejściowy z dzielnikiem sprzężenia zwrotnego

-    zespół napięć wzorcowych i zasilających części analogowej przetwornika

-    przełąozniki półprzewodnikowe Alucze/

-    integrator

-    komparator

-    wzmacniacze sterujące kluczami

-    logika sterująoa:

generator zegarowy z bramką licznika, zespół: licznik + pamięć + dekodery + wyświetlacze, układ stopu i polaryzacji, multiwibrator monostabilny

-    transformator i prostowniki napięć

-    stabilizator napięoia +5 V

4.2. Ogólny opis praoy CMT V-628

Napięcie stałe z wybranego układu wejściowego jest wzmacniane we wzmacniaczu wejściowym, ffyjśoie tego wzmacniacza przy pomocy klucza Qx /tranzystor T606/ jest załączane na wejście integratora na wzOroowy odcinek ozasu - ok. 20 ms, wyznaczony przez zliczenie 4000 impulsów wewnętrznego generatora zegarowego. Sygnał wyjściowy integratora narasta /opada/ liniowo z prędkością proporcjonalną do podanego napięcia. Po upływie 4000 okresów generatora zegarowego wyjście integratora ma pewną wartość proporcjonalną do mierzonego napięcia /napięcia podanego na wejście wzmacniaoza/. Po 4000 impulsów wyłącza się klucz Qx i załącza klucz + /T609/ lub - /T608/, stosownie do polaryzaoji sygnalizowanej w tym momencie przez komparator. Załącza się zawsze klucz napięcia wzorcowego o polaryzacji przeciwnej do napięcia mierzonego. Następuje okres rozładowania integratora zawsze stałym prądem /stałe nachylenie napięciowego sygnału wyjściowego integratora/.

13