21 (68)

21 (68)



*pHL + ^pLH

WEJŚCIE

WYJŚCIE

t

t


pHL    'pLH

Rys. 17 Interpretacja graficzna czasu propagacji

6) Moc strat - jest mocą zlizywaną przez układ bez uwzględnienie mocy dostarczonej przez ten układ do innych układów lecz uwzględniającą moc dostarczoną przez inne układy. Moc strat wydzielana jest w postaci ciepła, które należy z układu scalonego odprowadzić. Określa termiczne właściwości układów cyfrowych.

SERIA 74

W połowie lat 60-tych amerykańska firma Texas Instruments opracowała cały zestaw mogących współpracować ze sobą układów logicznych TTL malej i średniej integracji, począwszy od bramek, a skończywszy na licznikach, układach arytmetycznych, bramach trójstanowych itp.. Zestaw ten. ciągle uzupełniany otrzymał nazwę serii 74 i stopniowo zyskał rangę standardu światowego.

Układ scalony serii 74 otrzymał standardowe oznaczenia Np.. UCY 74L30 oznacza:

UCY - symbol producenta; w tym przypadku UNTTRA-CEMT. Inne firmy stosują oznaczenia: Texas Instruments - SN, National Semiconductor - DM. Tesla - MH itd..

74 -    - symbol serii, alternatywna jest liczba 54. 64 lub 84 oznaczają układ o zwiększonej odporności na

warunki otoczenia

L - wersja układu; inne wersje to: standardowa (nie oznaczona żadną literą), U, S, LS.

30    - dwu- lub trzycyfrowa liczba oznaczająca typ układu, w tym przypadku pojedynczy NAND 8-

wejściowy.

Układy TTL 74 zasilane są napięciem +5V ± 0,25V Produkowane w kilku wersjach różniących się czasem propagacji i mocą strat (rys. 18).

74L

-

74LS

74

74H

74 S

P[mW]

1 2 10 20 100

100

tp [ns]

30

10 3

1


Rys. 18. Czas propagacji i moce strat różnych wersji bramki NAND

REJESTRY

W urządzeniach cyfrowych podzespoły rejestrów wykorzystuje się do budowy - pomocniczych układów pamięciowych (o niewielkiej pojemności).

-21 -


Wyszukiwarka

Podobne podstrony:
Image4 wejście: u(t), u(s) wyjście: uc(t), y(t)f uc(t) = y(t) Rys. Układ RC
68 ROZDZIAŁ JO. PODSTAWOWE PROCEDURY WEJŚCIA I WYJŚCIA W swoim działaniu funkcja ta jest w zasadzie
Image1 b) wejście: u(t), u(s) wyjście: i(t), i(s) y(t)=i(t), y(s)=i(s) Rys. a) Obwód przekaźnika P i
Image163 Parametry statyczne i dynamiczne Podstawowe charakterystyki wejściowe i wyjściowe pamięci p
Image25 i(t) •-s— A wejście: u(t), u(s) wyjście: uc(t), y(t)> uc(t) = y(t) R=1000Q T = RC = 1000*
Image342 Wejścia informacyjnel:stV {Nieparzyst. > Ł Parzyst Wejścia Wyjścia Liczba stanów H na
Image363 WejściaSCO WyjściaRys. 4.419. Dekoder scalony 141 a) schemat funkcjonalny, b) sposób połącz
MG 54 Mamisz Rawskil/lBlok funkcjonalny X X, (Y) - wejścia (wyjścia) sygnałów reprezentujących dane
img020 (73) EUWiP / MECHATRONIKAWzmacniacze o różnicowym wejściu i wyjściu Zasada działania Tranzyst
img021 (72) EUWiP / MECHATRONIKAWzmacniacze o różnicowym wejściu i wyjściu Zasada działania

więcej podobnych podstron