A6

76 Anatomia PC

76 Anatomia PC

bit 6 bit 5

bit 4

bit 3 bit 2 bil I

bitO

i danych (ang. stepping). I Jiządzeiiia, które zawsze wykorzystują stepping, muszą mieć ten bit zawsze ustawiony. W urządzeniach, które nie mogą pracować w tym trybie, bit ten powinien mieć zawsze wartość 0. W pozostałych urządzeniach bit powinna być ustawiany po inicjalizacji urządzenia;

(Parny Error Response) - bit określający, czy urządzenie ma sygnalizować wystąpienie błędu parzystości (wystawiać sygnał ~PFRR) Po inicjalizacji urządzenia bit powinien mieć wartość 0 (brak sygnalizacji błędu parzystości);

(VGA Palelte Snoop enable) - bit umożliwiający jednoczesną zmianę palet w kilku kartach graficznych podłączonych do jednej magistrali. Ustawienie tego bitu powoduje, żc karta graficzna podczas zmiany palety barw odczytuje dane z magistrali PCI, nie wystawiając żadnych sygnałów na magistralę. Zmiana palety barw w systemach z kilkoma kartami graficznymi jest potencjalnym źródłem konfliktów, gdyż wymaga, aby kilka urządzeń jednocześnie odczytywało dane z magistrali PCI.

Dlatego na jednej karcie graficznej bit ten powinien mieć wartość 0 (ta karta komunikuje się z procesorem podczas zmiany palety barw), podczas gdy na pozostałych powinien mieć wartość 1 (te karty „śledzą” wymianę danych i odpowiednio modyfikują swoje palety barw).

Inicjalizacja kart graficznych powoduje ustawienie tego bitu na kartach innych niż VGA i jego wyzerowanie na kartach zgodnych ze standardem VGA;

(Memory Write andlnvalidate Enable) bit określający, czy inicjator może wykorzystywać komendę Write and Invalidatc zamiast komendy Write podczas dostępu do cachc'owanych obszarów pamięci. Bit ten nie może być ustawiony, dopóki nie jest ustawiony rejestr długości linii cache’a. Po inicjalizacji wartość tego bitu jest zerowana;

(Special Cycle Recognition) - bil określający, czy urządzenie ma monitorować cykl specjalny. Po inicjalizacji wartość tego bitu jest zerowana;

(Master Enable) - bit określający, czy urządzenie może przejmować kontrolę nad magistralą (czy jest inicjatorem). Po inicjalizacji wartość tego bitu jest zerowana;

(Memoiy Access Enable) - bit określający, czy urządzenie mające zaimplementowany dekoder adresów ma dostęp do przestrzeni adresowej magistrali PCI. Po inicjalizacji wartość tego bitu jest zerowana;

U/OAccess Enable) - bit określający, czy urządzenie mające zaimplementowany dekoder adresów wejścia-wyjścia ma (łostęp do przestrzeni adresowej wejścia-wyjścia magistrali PCI. Po inicjalizacji wartość tego bitu jest zerowana.