A8

78 Anatomia PC

bil 5    (66 MHz Capable) - bit jesi ustawiany, gdy urządzenie może

współpracować z magistralą taktowaną zegarem do 66 MHz, wartość 0 oznacza, że urządzenie może współpracować z magistralą taktowaną zegarem do 33 MHz; bity 4-0 zarezerwowane, muszą mieć wartość 0.

Numer wersji urządzenia (Revision ID)

bit 7

bit 6

bit 5

bil 4

bit 3

bit 2

bit l

bitO

bity 7-0 numer wersji urządzenia określony przez producenta.

Kod klasy urządzenia (C/ass Codę)

bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bit	bil	bit	bit	bit	bit
23	22	21	20	19	18	17	16	15	14	13	12	u	10	9	8	7	6	5	4	3	2	i	0

bity 23-16    kod klasy urządzenia;

bity 15-8    kod podklasy urządzenia;

bity 7-0    kod interfejsu.

Kod klasy urządzenia umożliwia jednoznaczne określenie przeznaczenia i właściwości urządzenia. Tabela 1.4. przedstawia klasyfikację urządzeń PCI.

Rozmiar linii pamięci cache (Cache Linę Size)

bit 7

bit 6

bit 5

bit 4

bit 3

bil 2

bil 1

bitO

bity 7-0 rozmiar linii pamięci cache wyrażony w podwójnych słowach.

Urządzenie korzystające z cache’owanego obszaru pamięci powinno mieć ten rejestr zaimplementowany. Rejestr ten jest wykorzystywany do rozpoznawania, czy w trybie burst dane wykroczyły poza linie cache.

Minimalny czas transmisji (Latency Timei)

bit 7

bit 6

bit 5

bit 4

bit 3

bit 2

bit 1

bitO

bity 7-0 minimalny czas trwania transmisji wyrażony w cyklach zegara magistrali PCI.