A0

130 Anatomia PC

bity 2-0 zakodowany dwójkowo numer wejścia układu Master, które jest połączone z wyjściem INT układu Slave. Nadaje to układowi Slave numer identyfikacyjny, który jest porównywany (poi. „Fazy obsługi przerwań od układu Slave") z adresem ustawianym przez układ Master na liniach CAS0-CAS2. Uaktywnia się więc tylko adresowany układ. Jest to rozwiązanie ogólne stosowane w dużych systemach; w PC adresowany jest i tak tylko jeden układ Slave.

• Kontroler oczekuje teraz bajtu ICW4, jeżeli zostało to zaanonsowane w bajcie łCWl (bit 0).

Bajt ICW4

0

0

0

bil 4

bil 3

bil 2

bit 1

bil 0

bity 7-5 bit 4

bit 3

bit 2

bil 1

bit 0

000,

w komputerach PC/XT/AT i PS/2 zawsze zero. Jedynka na tej pozycji modyfikuje sposób klasyfikacji priorytetów, co ma zastosowanie w wielokrotnych kaskadowych połączeniach kontrolerów, spotykanych w dużych systemach; wartość 1 oznacza buforowany tryb pracy; końcówka -SP/EN układu 8259A przestaje być wtedy wejściem przełączającym tryb pracy Master/Sluve i staje się wyjściem sterującym zewnętrznym buforem szyn systemowych. Również i la możliwość znajduje zastosowanie wyłącznie w dużych systemach z silnie obciążonymi magistralami systemowymi;

I = Master, 0 = Slave. Bit ten używany jest do programowego konfigurowania danego układu jako Master lub S/ave w sytuacji gdy ustawiony jest bit 1 (patrz powyżej) i nie ma możliwości używania do tego celu końcówki ~SP/EN; jedynka oznacza tryb AEOI, tj. automatyczne zerowanie odpowiedniego bitu rejestru 1SR w momencie przekazania sterowania do procedury obsługi przerwania. Wartość 0 oznacza, że procedura obsługi przerwania sama musi się zatroszczyć o wyzerowanie lego bitu wysyłając rozkaz EOI do kontrolera (lub kontrolerów, jeżeli przerwanie pochodzi od układu Slave): jedynka oznacza normalny tryb pracy, dostosowany do procesorów 8086/88; po drugim impulsie -INTA procesorowi przekazywany jest 8-bitowy wektor przerwań. Zero na tym bicie przełącza układ w tryb 16-bitowy, tj. 8259A wysyła bezpośrednio 16-bitow'y adres procedury obsługi przerwania (a nie 8-bitowy numer, który jest dopiero indeksem w tablicy adresów) w porcjach po osiem bitów - wystawienie drugiej połowy adresu wyzwalane jest wtedy trzecim impulsem -INTA pochodzącym od CPU.