Slajd4

Blokowa budowa procesora Intel Itanium

Pamięć

Magistrala

danych

256

Magistrala

danych

(2x200MHz) (128)

Adrosowamo

m

Z polną szybkością /ogara

Z potną szybkością /ogara

Pamięć podręczna L2 256 KB (8-drożna 128 B CL)

Pamięć

podręczna

L3

i kontrola systemowa

Pamięć podręczna L3 1,5/3 MB (12-drożna 128 B CL)

44

Pamięć podręczna L1 danych (4-drożna 64 B CL)

Z potną szybkością zegara