idmkeq

CPSR typu

1. Zakładając że rejestr CPSR procesora ARM jest dostępny jako zmienna unsigned int zaproponuj pseudokod w języku C który:

zamaskuje przerwania procesora w przypadku gdy ustawiona jest flaga przepełnienia i aktualnym trybem w jakim znajduje się procesor jest trybie supervisora (wartość bitów trybu = 19)    (6 pkt) ,

jeśli przerwania nie są zamaskowane zostanie ustawiona flaga zera w rejestrze CPSR (3 nkt) .

Rejestr CPSR

Condition codę flags

,_L

i r~

31 30 29 28 27 26 25 24 23

Control bits

_i_

N Z C V

r

mnąc

I F T M4 M3 M2

Overflow

Carry or borrow or extend Zero

Negative or less than

T

Modę bits State bit FIQ disable IRQ disable

if ( 0 == (CPSR & (1 « 28)) && 19 == ((CPSR « 27) » 27) ) {

CPSR &= !(1 « 7);

}

if ( 0 == CPSR & (1 « 7) )

{

}

CPSR |= (1 « 30);