skanuj0025 (84)

Wejścia

_£9,8₂7

23₂2₂l 2°'

Rys. 4.392. Schemat logiczny dekodera matrycowego 10/1024

wej. Przykładem rozwiązania takiego układu jest dwupoziomowy dekoder 10/1024, przetwarzający 10-bitowy naturalny kod dwójkowy na kod 1 z 1024 (rys. 4.392).

Nietypowe zastosowanie dekoderów scalonych

Poniżej przedstawiono tylko niektóre nietypowe zastosowania przedstawionych dekoderów scalonych.

Rys. 4.393. Schemat logiczny układu    Rys. 4.394. Schemat logiczny układu

kontrolującego kod 1 z 4    kontrolującego kod 1 z 8

378