1
0

Dodatek B. Lisia instrukcji wg typów 93

Dodatek B. Lista instrukcji wg typów

Instrukcje bajtowej wymiany danych

Mnemonik	Operacja	Struktura bajtów			Cyk le	Znacz ni ki
MOV A,Rn	Ac=Rn	1 1 1 01 t r r r )			1	P
MOV A,adr	Ac=(adr)	1 1 10(01011	_1		1	P
MOV A,®Ri	Ac=(Ri)	1 1 1 010 1 1 ll			1	P
MOV A,#dana	Accfdana	oi i i|oioo||	d«u		1	P
MOV Rn,A	Rnc=A	III 1 ll lrrr |			1	-
MOV Rn,adr	Rnc=(adr)	lioiol lrrr ||	idr 1		2	-
MOV Rn.#dana	Rn<=#dana	iO 1 1 lllrrrl	dana		1	-
MOV adr,A	(adr)<=A	11 1 I I 10 l 0 1 R	adr		1	-
MOV adr,Rn	(adr)c=Rn	11 0001 1 rrr II	Kir		2	-
MOV adr2,adr1	(adr2)^(adrl)	11 0 0 010 1 ÓT|	adrl		2	-
		L	id:2
MOV adr,@Ri	(adr)c=(Ri)	11 0001 0 1 1 1 ll	Kir		2	-
MOV adr,#dana	(adr)c=#dana	lo 11 ilo i oTT	adr		2	•
		1 dana
MOV ®Ri,A	(Ri)c=A	|l 1 1 11 0 1 111			1	-
MOV ©Ri.adr	(Rik=<adr)	11 o i o 1 o 1111	«dr		2	"
MOV ©Ri,#dana	(Ri)<-#dana	10 1 M 101 1 i |	dana		1	-
MOV DPTR,#dana_16	DPTR<=rfdana_16	11 0 0 1 ooooj	dana.16,, ,		2	*
			dana. 16, a
MOVC A.@A+DPTR	A<=(A+DPTR)Crvie	11 00 1 100 1 l|			2	P
MOVC A,@A+PC	AcetA+PO^ode	lioooioon]			2	P p

|| i lOiooiTl

ll I 1 OIOOOÓ]

|i 111iooiT]

MOVX A,@DPTR MOVX C£Ri,A MOVX ©DPTR.A

PUSH adr POP adr

XCH A.Rn XCH A,adr XCH A,©Ri XCHD A.©Ri

Ac(|>2iRi)xData

Ac=(DI^yTR)xData

(I^>2lRi)XData^c=A

(Dl^yTR)XData^c=A

(SP)c:(adr)

SP<=$P+2

(adr)c(SP)

SP^SP-2

u i mooogl

Tjooooir

I

10

adr

A cd Rn

Ac=>(adr)

Aco(Ri)

^3-Ao<=^>(Ri)3..0

• obszar 30H..7FU przewijany jest do zastosowań ogólnych, np przechowywania danych. wydzielenia jako stos itp. Dostęp do lego obszaru możliwy jest jedynie-bajtęwo.

2.3. Wewnętrzna pamięć RAM - adresy 80H..0FFH

Obszar wewnętrznej pamięci RAM o adresach 80H..0FFH zorganizowany jest różnie w zależności od typu procesora. W procesorach 8051/31 dostępny jest jeden segment 128-bajtowcj pamięci, a w procesorach 8052/32 i nowszych dostępne są dwa segmenty pamięci. Oba rozwiązania przedstawiono na rysunku 2-3.

OFFH	Rejestry	OFFH	Rejestry	Wewnętrzna
	specjalne SFR		speqalne SFR	pamięć RAM
80H		80H

Wewnętrzna	7FH	7FH	Wewnętrzna
pamięć RAM	0	0	pamięć RAM

mikroprocesor 8051 /31

mikroporccsor 8052/32, 80(0515 itp

Rys. 2-3 Struktura wewnętrznej pamięci RAM mikroprocesorów

Rozróżnienie obu segmentów pamięci w procesorach 8052/32 i następnych dokonywam-jest przez zmianę trybu adresowania. Segment zawierający rejestry Specjalne (SFR) dostępny jest tylko dzięki narysowaniu bezpośredniemu, a segment pamięci RAM ogólne go przeznaczenia można adresować tylko w sposób pośredni. Poniżej przedstawiono oba sposoby a^r^^sowania:

• adresowanie bezpośrednie:

MOV 0E0H,#5AH lub

;(0E0H) <= 5AH. wpisz do komórki o adresie t)l£ut I ; wartość 5AM będącą drugim bajtem instrukcji

MOV ACC,#5AH ;ACC <= 5AH. wpisz do ACC wartość 5AH

• adresowania pośrednie:

MOV RO.#OEOH    ;R0 <- OF.DH, wpisz do rejestru Rti wartość tlEOl 1

MOV @R0.#5AH    ;(R0) c= 5AH, wpisz do komórki o adresie zawartym

;w rejestrze RU wartość 5A11

Mikrokontroler 80(C)51 - programowanie