a15 (3)

^ OM PĄ R.ĄTO^

Bwi-    A^ 9;    A, 3* A_g 3₀

		A		±1		1 1		U
UKT	*	n-1		i	p. P ^r> *1	1	(P,	0

ui

W RM

	W	R	M
A > B	1	0	0
m II <	0	1	0
A < B	0	0	1

V RM

Irtimt blokowy n-bitnwego knmpararcora równoległego o strukturze ąjarstor wrtoścl bezwzględnych liczb n-oitowycó:    ŁfcaracyJnaJ z przenj eet prri ant, generowanymi w kierunku bitów;

a) symbol logiczny, b) tablica wyjść    a) bardziej znaczących, b) mniej znaczących.

a) AtSi

f? oo 01 11 10

b)

b,

^c<

c)

(a,) 0 0

l b,) o 1

(ej 1 1 1 a

c,
^btj Cł	: b, | a.
O •» O	^cł|

^riH

pj p?±Pt

A;8l

00	11	00	00
01	11	01	00
11	11	11	00

p¹ p¹ L** Wt

d)

«4

b,

o

o

Q

t

1 1

Synteza i-taj komórki komparatora rćwnaległego-I wersja

Schemat logiczny ku^taratora równoległego - wersja X: a) komórka i-ta, b) układ, wyjściowy