// DSCH 2.7f
// 2012-06-07 12:43:24
// D:\_Dokumenty\_IV Semestr\Elektronika\_LABORKI\Mój Zegarek\Gorzała13 - 24h Wyświetlacz.sch

module Gorzała13 - 24h Wyświetlacz( in3,clk1,x0,x4,x5,x1,x2,x3);
input in3,clk1;
output x0,x4,x5,x1,x2,x3;
dreg #(1) dreg6(x4,w1,w1,w2,w3);
dreg #(1) dreg7(x5,w5,w5,w2,x4);
or #(1) or(w9,w7,in3,w2);
dreg #(1) dreg8(w12,w13,w11,w2,clk1);
and #(1) and(w15,clk1,w13,w14);
and #(1) and(w11,x5,x1,x0);
dreg #(1) dreg1(x0,w18,w18,w9,w15);
dreg #(1) dreg2(x1,w19,w19,w9,x0);
dreg #(1) dreg3(x2,w20,w20,w9,x1);
dreg #(1) dreg4(x3,w22,w22,w9,x2);
or #(1) or(w2,w12,in3);
and #(1) and(w3,x0,x3);
dreg #(1) dreg5(w7,w14,w3,w9,clk1);
endmodule

// Simulation parameters in Verilog Format
always
#10 in3=~in3;
#20 clk1=~clk1;

// Simulation parameters
// in3 CLK 10 10
// clk1 CLK 20.000 20.000