UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  1  ©durex"! Wszystkie chwyty dozwolone®
Cyfrowe układy scalone
1. Parametry układów cyfrowych
1.1 Parametry statyczne
Będziemy skupiać się na podejściu analogowym (któremu daleko jest do 2-poziomowego podejścia Boole'ow-
skiego). Przyjmujemy również logikę dodatnią, czyli napięcie bliskie potencjałowi 0V oznacza  0 logiczne, a
napięcie bliskie napięciu zasilania (U ) oznacza  1 logiczną. Logika ujemna działa na odwrót. Sygnały logi-
CC
czne nie zawsze muszą być sygnałami napięciowymi Stosowanie sygnałów napięciowych ma spowodować
zmniejszenie strat mocy. Alternatywą do nich są sygnały prądowe. Sygnały prądowe są stosowane głównie w
automatyce przemysłowej, ponieważ są one mniej podatne na zakłócenia.
Czas poruszyć temat modelu wielobiegunnika:
W takiej postaci przedstawia się układ, który będziemy traktować jako czarną skrzynkę. Możemy do tej skrzyn-
ki doprowadzać sygnały wejściowe i pobierać wyjściowe. Węzeł masy służy nam za potencjał odniesienia.
Względem niego będziemy mierzyli napięcia na wejściach/wyjściach skrzynki.
Po narysowaniu niepomalowanej czarnej skrzynki przechodzimy do zagadnienia charakterystyki przejściowej,
która opisuje nam pracę układu cyfrowego. W modelu wielobiegunnika wybieramy sobie jedno wejście i jedno
wyjście. Jaki wpływ ma napięcie na wejściu na napięcie na wyjściu? Jeżeli mamy dwa sygnały binarne, to mo-
żemy mieć dwie ch-ki:
" NIEODWRACAJ
CA  0 na wejściu implikuje  0 na wyjściu i  1 na wejściu implikuje  1 na wyjściu.
" ODWRACAJ
CA  0 na wejściu implikuje  1 na wyjściu i  1 na wejściu implikuje  0 na wyjściu.
Oczywiście możemy mieć pecha i okaże się, że nie ma żadnej zależności między danym wejściem i wyjściem.
Pora narysować sobie dwie ch-ki:
Charakterystyka idealna Charakterystyka rzeczywista
Linia przerywana po przekątnej, to prosta o równaniu y=x. W idealnym przypadku układ widzi doskonałe  0
(potencjał masy). W połowie zakresu następuje natychmiastowe przełączenie na  1 . W zakresie od U /2 do
CC
U na wyjściu układu będzie  1 .
CC
Rzeczywista ch-ka nie jest taka  kanciasta . Będzie ona miała naturę analogową: napięcia niskie będą repre-
zentowane na wyjściu napięciami niskimi, potem następuje przełączenie i napięcia wysokie będą reprezento-
wane napięciami wysokimi (blisko U ). Będzie to  dochodzenie asymptotyczne .
CC
Tak wyglądają rzeczywiste ch-ki układów cyfrowych. Nigdy  0 nie będzie oznaczone przez potencjał 0V, po-
dobnie  1 nigdy nie będzie miała poziomu napięcia równego U .
CC
Jeżeli przerzucimy w poziomie powyższe wykresy, to otrzymamy ch-ki inwertera.
Do zagadnień statycznych parametrów pracy należą poziomy napięć, które ustalają się w stanie statycznym. Po-
UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  2  ©durex"! Wszystkie chwyty dozwolone®
służymy się ciągiem bramek logicznych jakiegoś typu:
Będą one miały charakterystykę nieodwracającą. Wejście 1-szej bramki podajemy potencjał 0V. To  co ona ob-
liczy podajemy na wejście następnej bramki i. t. d. Na wyjściu bramki i znajduje się napięcie U . Jakie napię-
i
cia ustalą się na wyjściach poszczególnych bramek? By odpowiedzieć na to pytanie musimy zobaczyć co się
dzieje na wykresie ch-ki przejściowej w pobliżu  zera :
Na osi odciętych umieszczamy napięcie wejściowe  bramki pierwszej . Na osi rzędnych odczytujemy napięcie,
jakie na wejście dostanie  bramka druga . Przyda się nam wprowadzona wcześniej prosta y=x. Można zauwa-
żyć że punkty pracy poszczególnych bramek przenoszą się w kierunku punktu przecięcia się ch-ki z prostą y=x.
Jest to ważny punkt, oznaczający statyczną wartość napięcia, do którego będzie dążył nieskończenie długi łań-
cuch bramek.
Będziemy mieli dwa takie punkty przecięcia: w stanie  zera i w stanie  jedynki . Ch-ka będzie miała trzeci
punkt przecięcia (w środku wykresu  patrz rysunek  Ch-ka rzeczywista na poprzedniej stronie). Jest to stabil-
ny punkt pracy bramek w którym nieskończenie długi łańcuch bramek by pozostawał. To napięcie leży w ob-
szarze zabronionym. Poza tym jest to punkt równowagi chwiejnej: jeżeli oddalimy się w bok od niego (przykła-
dowo jedna z bramek będzie miała inną ch-kę), to napięcie będzie dążyło do punktu równowagi stabilnej. Nie
można dopuszczać do tego, by napięcie z punktu równowago chwiejnej zostało podane na wejście którejkol-
wiek bramki.
Niepoprawnie skonstruowana bramka ( zła ) miała by ch-kę przejściową nieodwracającą w postaci spłaszczo-
nego  S :
Ch-ka taka ma tylko jeden punkt przecięcia. Bramka taka ma wzmocnienie logiczne < 1. Stopień nachylenia ch-
ki oznacza wzmocnienie logiczne. Bramka idealna ma wzmocnienie logiczne = ". Dąży się do tego, by nachy-
lenie ch-ki było jak największe.
Z ch-ki możemy jeszcze wydobyć kolejne parametry: zakresy poziomów logicznych. W każdej rzeczywistej ro-
dzinie bramek rozpatruje się rodzinę (zakres) charakterystyk. Rysuje się to w taki sposób, że ch-ki  mieszczą
się w zakresie o kształcie  S :
UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  3  ©durex"! Wszystkie chwyty dozwolone®
Na tym zakresie znajdują się dwa punkty graniczne, decydujące o dopuszczalnych napięciach traktowanych je-
szcze jako  0 lub  1 . Wybiera się punkty takie, w których nachylenie krzywej jest jednostkowe. Punkt  niż-
szy wyznacza sobą największe napięcie na wejściu traktowane jeszcze jako  zero (U ). Drugi punkt wyz-
ILmax
nacza minimalne napięcie na wejściu, które jest traktowane jako  jedynka logiczna (U ). Punkty te wyzna-
IHmin
czają również zakres napięć wyjściowych (największe w napięcie dla  0 U oraz U  najmniejsze na-
OLmax OHmin
pięcie dla  1 ).
To są przedziały uznawane w danej technologii (danej rodzinie) bramek za legalne napięcia poziomów logicz-
nych. Przedstawmy te przedziały w nieco inny sposób:
Widzimy tutaj odporność na zakłócenia. Można określić jaki impuls może się  dodać do zera na wyjściu jed-
nej bramki, by na wejściu drugiej bramki zinterpretowała sygnał jako  0 . Dla  jedynki powiedzielibyśmy o
 odejmowaniu impulsu. Współczynniki N i N nazywane są  marginesem szumów lub po prostu  odpor-
MH ML
nością na zakłócenia . Można je wyznaczyć:
NM = U  U NM = U  U
H OHmin IHmin L ILmax OLmax
Im większe są marginesy  tym lepiej. W bramce  złej marginesy miałyby wartości ujemne.
Wyżej podane wzory podają odporność na zakłócenia osobno dla stanu wysokiego i niskiego. W praktyce poda-
je się tylko jedną wartość (niższą) tego parametru.
Jak się mają marginesy do wartości napięcia zasilającego? Napięcie zasilania obniża się by zmniejszyć straty
mocy. Dla marginesów zakłóceń obniżanie wartości napięcia zasilającego nie jest dobre, ponieważ powoduje
ich zawężanie się.
W zamierzchłych czasach margines szumów mógł być bardzo duży. Pierwsze wersje RS-232 działały z napię-
ciami ą15V. Stosowanie wysokich napięć nie sprawdziło się w praktyce. Obecnie stosuje się sygnały prądowe
oraz sygnały różnicowe (przesyłanie jednego sygnału dwiema liniami):
W ten sposób działał od samego początku standard USB do prędkości transmisji full speed. Prędkość high
UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  4  ©durex"! Wszystkie chwyty dozwolone®
speed wykorzystuje sygnały prądowe.
Zaczniemy mówić o prądach, bo  nie samym napięciem układ cyfrowy żyje ... Konkretny sposób realizacji uk-
ładu cyfrowego daje konkretne ch-ki prądowo-napięciowe.
Sprawę należy rozpatrywać na trzech wykresach. Powyższy wykres omawia sytuację na wejściu układu. Napię-
cie na wejściu będzie rosło. Zaczynamy od  0 logicznego. Napięcie rośnie,  0 się osłabia, póz
niej następuje
obszar przełączenia się bramki powyżej którego mamy już  1 logiczną. Wykres można by pociągnąć jeszcze w
stronę 5V. Na wykresie widać, że układy TTL przełączają się przy niskich napięciach.
Jeżeli wejÅ›cie zewrzemy do masy, to bÄ™dzie z niego wypÅ‚ywaÅ‚ prÄ…d ~200µA. Wraz ze wzrostem napiÄ™cia prÄ…d
będzie malał (różnica potencjałów się zmniejsza). Z nachylenia krzywej można wyznaczyć rezystancję dynami-
czną w stanie  0 na wejściu. W stanie wysokim (bramka już się przełączyła) prąd jest stały i rezystancja dyna-
miczna jest nieskończenie wielka.
Po stronie wyjściowe sytuacja jest ciekawsza i złożona:
Wyjście bramki może się znalez
ć w stanie  0 lub  1 . Stąd mamy 2 wykresy.
W stanie niskim (wykres po lewej) bramka powinna dawać na wyjściu  0 (powinna realizować zwarcie z ma-
są). W rzeczywistości nigdy nie otrzymamy takiego stanu. Poza tym na wykresie widać, że im większy prąd
wpływa do bramki, tym bardziej napięcie na wyjściu bramki rośnie (masa  ucieka / 0 logiczne się degeneru-
je). Nachylenie wykresu określa rezystancję wyjściową bramki w stanie niskim (r ). W idealnym przypadku
OL
wykres powinien być poziomy. Wydajność prądowa wyjścia w stanie niskim  jak bardzo wzrasta napięcie  0
logicznego przy obciążaniu bramki. Bramka przestaje działać po przekroczeniu prądu 22mA.
W stanie wysokim (wykres po prawej) jest podobnie, tylko że tu  1 na wyjściu bramki chcemy widzieć jako
zwarcie z +U . W przypadku układów TTL taki przekręt jest nieosiągalny (wyniesie U  1,4V). W układach
CC CC
CMOS można przyjąć, że w stanie  1 mamy zwarcie wyjścia z zasilaniem.
Z wykresu po prawej widać, że  do pewnego momentu (od lewej krawędzi do wartości prądu ~10mA) napię-
cie wyjściowe trzyma się wartości U . Dalej następuje spadek, z którego można wyznaczyć wartość rezystan-
OH
cji dynamicznej w stanie wysokim (r ).
OH
Gdybyśmy dokonali porównania wartości rezystancji wyjściowych w dwóch stanach, to okaże się że:
r << r
OL OH
Czyli zwarcie z masą/wydajność prądowa (dla  0 ) jest lepsze niż zwarcie z zasilaniem (dla  1 ). Stąd wzięły
się nawyki dotyczące sterowania urządzeń zewnętrznych. Gdy mamy jakieś obciążenie, którym ma sterować
bramka (przykładowo diodą LED), to lepiej by stanem aktywnym było  0 . Czyli lepsze jest:
niż:
UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  5  ©durex"! Wszystkie chwyty dozwolone®
Doświadczyliśmy tego (w mniej lub bardziej brutalny sposób) przed wakacjami na laboratorium. Jest to pozos-
tałość po układach TTL. Dla układów CMOS ta reguła nie jest obowiązkowa aczkolwiek jest stosowana.
Sterowanie  zerem jest lepsze niż sterowanie  jedynką z tego powodu, ponieważ w przypadku (1) prąd po-
bierany przez obciążenie jest prądem pobieranym z zasilania układu cyfrowego. W przypadku (2) mamy osob-
ne zasilanie naszych odbiorników, co jest wygodniejsze (po co obciążać z
ródło napięcia układu scalonego, któ-
re musi być stabilne).
Z charakterystyk przejściowych (po wcześniejszym ustaleniu napięć granicznych dla  0 i  1 ) odczytujemy
największe wartości prądów w danym stanie wyjścia (wyznaczamy graniczne obciążenie prądowe wyjścia).
Z ch-ki wejściowej możemy wyznaczyć największe prądy wejściowe.
Z powyższych parametrów wynikają nam obciążalności stałoprądowe. Dla stanu wysokiego będzie to wartość
prądu jaką jedno wyjście bramki może podać podzielone przez obciążenie prądowe wnoszone przez każde wej-
ście bramki (N ). W stanie niskim obciążalność (N ) określa się podobnym wzorem:
H L
I IOLmax
OHmax
N = N =
H L
I I
IHmax ILmax
Współczynniki powyższe mówią nam ile bramek jesteśmy w stanie wysterować jednym wyjściem. Dla bramek
TTL ten parametr miał wartość 10. W układach CMOS obciążalność była rzędu tysięcy bramek, ale dołączanie
kolejnych bramek spowoduje spowolnienie działania układów (wzrost pojemności).
Obciążalność w sposób syntetyczny określa się jako: N = min(N , N ). W literaturze ten przypadek określa
MAX H L
się mianem  fan-out (wachlarz wyjściowy  do jak szerokiego wachlarza odbiorników może się rozchodzić je-
den sygnał):
Przy okazję załatwmy kwestę  fan-in (wachlarz wejściowy). Mówi on jak dużo wejść można podłączyć do je-
dnej bramki (ilu wejściową bramkę można stworzyć w danej technologii).
Oczywiście nie można bezkarnie zwiększać ilości wejść. Jest to możliwe, ale następuje pogorszenie paramet-
rów czasowych.
Jak wyglądają ch-ki wyjściowe w układach CMOS? Zacznijmy od rodziny XC9500XL:
Na wykresie naniesiono ch-kę dla obu stanów naraz. Wydajność prądowa jest lepsza w stanie niskim (większe
nachylenie wykresu). Powiedziane było, że układy CMOS są bardziej symetryczne. Powyższy wykres przeczy
tej regule, ponieważ rodzinka 9500 została specjalnie zaprojektowana w sposób wspierający  stare nawyki z
UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  6  ©durex"! Wszystkie chwyty dozwolone®
czasów TTL (wydajność stanie niskim powinna być lepsza).
Powyżej mamy wykresy dotyczące Spartanów. Tutaj widać większą symetrię charakterystyk. Jednak mamy tu
inny problem w postaci wyjść konfigurowalnych. Spartany obsługują szereg standardów wyjściowych róż-
niących się kształtami charakterystyk, wydajnościami prądowymi. Standardowym trybem pracy jest  Low Vol-
tage TTL (LVTTL) kończący się na poziomie 3,3V.
Tryb pracy  Low Voltage CMOS 2,5V (LVCMOS2) zawęża zakres do 2,5V i nie jest widoczna asymetria cha-
rakterystyk.
Spartany mają 16 różnych standardów wyjściowych. Każdy standard ma swoją ch-kę. Mają one specyficzne
zastosowania (magistrale PCI, interfejsy pamięci). Nie trzeba patrzeć na ch-kę, ponieważ wiadomo, że określo-
ny standard będzie zachowany.
Kończymy zabawę z parametrami statycznymi. Zaczęliśmy od ch-ki przejściowej, omówiliśmy zakresy napięć,
marginesy szumów i wydajność prądową.
1.2 Parametry dynamiczne
Są to parametry związane z przełączaniem się bramek (do tej pory analizowaliśmy stan stabilny bramki).
Po pierwsze  czas propagacji. Tutaj sytuację analizuje się osobno dla układów kombinacyjnych i sekwencyj-
nych. Najpierw zajmiemy się czasem propagacji układu kombinacyjnego. Układ kombinacyjny to taki, który
nie ma sygnału synchronizacji. Każda zmiana na wejściu (w teorii  natychmiast ) przenosi się na wyjście. Jak
szybko przenosi siÄ™ ta zmiana?
Zmiana na wejściu przenosi się na wyjście z  jakimśtam opóz
nieniem. Uwzględnić trzeba fakt, że opóz
nienie
jest różne dla zbocza narastającego i opadającego. Skąd asymetria? Z uwarunkowań sprzętowych. Poprzednio
mówiliśmy o różnych wydajnościach bramki w stanie wysokim i niskim. Z tego wynika, że ściągnięcie obcią-
żenia do  zera może odbywać się szybciej. Po uśrednieniu dostajemy syntetyczny czas propagacji:
tPLH ƒÄ…tPHL
tP=
2
Istotna sprawa: na czas przełączania ma wpływ obciążenie bramki. Jeżeli obciążenie ma dużą rezystancję  to
przełączenie nastąpi szybko. Ochnaście bramek podłączonych na wyjście skutecznie wydłuży czas przełączania
(dochodzi jeszcze pojemność układu). Dlatego czas propagacji podaje się zawsze dla konkretnego obciążenia.
W układach CMOS obciążenie pojemnościowe jest bardzo ważne, ponieważ jest głównym czynnikiem wydłu-
żającym czas propagacji.
Inaczej bajka wygląda w przypadku układów synchronicznych:
UkÅ‚ady cyfrowe (2) 20-10-2008 WykÅ‚ad 3  7  ©durex"! Wszystkie chwyty dozwolone®
Mamy przerzutnik typu D. Punktem odniesienia jest zbocze synchronizujące zegara (tu narastające). Nie może-
my myśleć tylko w kategoriach czasu przełączania się przerzutnika. Musimy pamiętać o tym, że wokół zbocza
sygnału zegarowego sygnał wejściowy musi być stabilny. Tak więc mamy parametry:
" czas na ile przed zboczem zegarowym sygnał wejściowy musi być stabilny (t ),
S
" ile po zboczu zegarowym sygnał wejściowy musi pozostać stabilny, by przerzutnik się poprawnie przełączył
(t ),
H
" czas przełączania się przerzutnika (t ).
PCQ
Czas t nazywamy  czasem ustawienia (setup). Czas t to  czas podtrzymania (hold). O tych trzech paramet-
S H
rach trzeba pamiętać.