3582284068

Laboratorium nr 9 z przedmiotu Układy logiczne

Zadanie 1. Przeprowadź symulację podanego poniżej modelu układu synchronicznego przerzutnika JK wyzwalanego zboczem opadającym (z zerowaniem asynchronicznym) oraz na podstawie otrzymanych wyników symulacji podać jego równanie stanu i graf stanu.

module JK_ZO_z_CLR (J, K, Clk, Clear, Q₍ Qbar); input J, K, Clk, Clear; output Q, Qbar;

wire SI, S2

nand #6 Ul nand #5 U2 nand #5 U3 nand #6 U4 nand #5 U5 nand #5 U6 nand #5 U7 nand #7 U8 nand #5 U9

, S3, S3bar, S4, S5, S6;

(SI, J, Clear, Clk, Qbar); (S2, K, Clk, Q);

(S3, SI, S3bar);

(S3bar, S2, Clear, S3);

(S4, S6, S3);

(S5, S6, S3bar);

(Q, S4, Qbar);

(Qbar, S5, Clear, Q);

(S6, Clk);

endmodule

Zadanie 2. Wykorzystując model układu synchronicznego przerzutnika JK wyzwalanego

zboczem opadającym (z zerowaniem asynchronicznym) opracować model sekwencyjnego układu cyfrowego przedstawionego na rysunku 1, przeprowadzić jego symulację oraz na podstawie otrzymanych wyników symulacji podać realizowaną przez niego funkcję.

Rysunek 1. Schemat logiczny układu do zadania nr 2