4130651217

Wy4, Wy5	Implementacja układów sekwencyjnych	3
	Suma godzin	10

Forma zajęć - laboratorium		Liczba godzin
Lal	Zapoznanie się z narzędziami projektowymi dla układów programowalnych. Stworzenie prostego projektu. Przeprowadzenie symulacji funkcjonalnej	2
La2	Poznanie podstawowych konstrukcji w języku VHDL. Opis kombinacyjnych układów logicznych z użyciem równań logicznych	2
La3	Implementacja układów kombinacyjnych opisanych tablicą prawdy. Implementacja multipleksera, demultipleksera, kodera, dekodera	2
La4 - La6	Implementacja kombinacyjnych układów arytmetycznych	6
La7	Implementacja podstawowych układów sekwencyjnych. Użycie procesu w języku VHDL	2
La8 -LalO	Opis maszyny stanów z użyciem diagramu ASM i grafu. Implementacja wybranych maszyn stanów w języku VHDL	6
	Suma godzin	20

_STOSOWANE NARZĘDZIA DYDAKTYCZNE

1.    Wyk ład tradycyjny z użyciem slajdów

2.    Dyskusja możliwych implementacji, przykłady

3.    Dyskusja rozwiązań przyjętych przez studenta

4.    Krótkie sprawdziany

5.    Konsultacje

6.    Praca własna - przygotowanie do laboratorium

7.    Praca własna - samodzielne studia i przygotowanie do zaliczenia_

OCENA OSIĄGNIĘCIA PRZEDMIOTOWYCH EFEKTÓW KSZTAŁCENIA

Oceny (F - formująca (w trakcie semestru), P - podsumowująca (na koniec semestru)	Numer efektu kształcenia	Sposób oceny osiągnięcia efektu kształcenia
FI	PEK_U01 - PEK_U07	Krótkie sprawdziany
F2	PEKJJ03 - PEK_U07	Dyskusja rozwiązań przyjętych przez studenta
F3	PEK_W01 - PEK_W08	Kolokwium pisemne
P=0,3*F1 + 0,4*F2 + 0,3*F3 (ocena pozytywna pod warunkiem: FI>2 i F2>2 i F3>2)

LITERATURA PODSTAWOWA I UZUPEŁNIAJĄCA LITERATURA PODSTAWOWA:

[1]    P. Zbysiński, J. Pasierbiński, Układy programowalne, pierwsze kroki, BTC, Warszawa 2004

[2]    M. Zwoliński, Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, WKŁ, Warszawa 2007

[3]    J. Majewski, P. Zbysiński, Układy FPGA w przykładach, BTC, Legionowo 2007

[4]    K. Skahill, Język VHDL: projektowanie programowalnych układów logicznych, WNT,

3