23652

23652



uzyskanie bardzo dobrej liniowości różniczkowej. Najprostszy schemat blokowy jednobitowego przetwornika A/C przedstawia rys.l.

W skład przetwornika wchodzą: filtr dolnoprzepustowy w postaci integratora, strobowany komparator (na jego wejście jest podawany sygnał o częstotliwości f0 znacznie mniejszej niż f), jednobitowy przetwornik C/A sterowany sygnałem cyfrowym z wyjścia komparatora oraz filtr cyfrowy, który przekształca wejściowy sygnał jednobitowy o częstotliwości /s/ na ciąg słów wiełobitowych o znacznie niższej częstotliwości fso oraz jednocześnie filtruje widmo sygnału analogowego reprezentowanego przez sygnał cyfrowy. Działanie przetwornika można najlepiej zobrazować w dziedzinie czasu, a parametry przetwornika łatwiej wyznacza się na podstawie analizy widma sygnałów występujących w kolejnych blokach przetwornika (Rys.2).

Przetwornik, traktowany jako układ z ujemnym sprzężeniem zwrotnym dąży do stanu równowagi, w którym średni ładunek zgromadzony w kondensatorze C integratora jest zerowy. Jeżeli napięcie wyjściowe integratora UM jest ujemne (f/„,>0). to komparator w każdym okresie zegara wytwarza na swoim wyjściu stan wysoki (bit=l) co powoduje, że klucz w przetworniku C/A jest dołączony do napięcia -Uref. Ujemny ładunek dopływający do integratora powoduje w takiej sytuacji wzrost napięcia UM w kierunku zera. Im bardziej dodatnie jest napięcie wejściowe, tym większy jest stosunek jedynek do zer w sygnale wyjściowym komparatora. Gdy Utnl > 0. to komparator wytwarza stan niski i następuje ładowanie kondensatora C w przeciwnym kierunku. Przy zerowym napięciu wejściowym układ wytwarza ciąg kolejnych zer i jedynek, a napięcie Uuu oscyluje wokół zera z niewielką amplitudą. Cały przetwornik może być w dziedzinie czasu rozważany jako układ przekształcający napięcie wejściowe na ciąg impulsów o modulowanej gęstości(czyli przetwornik V/F). bądź jako przetw-ornik z równoważeniem ładunku. Im krótszy jest czas miedzy kolejnymi porównaniami (okres zegara Ts) tym dokładniej sygnał wejściowy jest reprezentowany ciągiem zerojedynkowym wytwarzanym przez komparator. Rolą integratora jest całkowanie sygnału błędu wynikającego z różnicy między aktualnym napięciem wejściowym a jego estymatą generowaną przez przetwornik C/A na podstawie poprzednich próbek sygnału.

4:1.


(1


Lilii


nrrr


n i


r' n -

JL

m

f

r

f

1

f

i

I

'TT

|F

1

iii:

i 1 r! 1 i.

- L- ^ - u

1

Jj

ot;

|

h u

1 '

Rys.2. Przebiegi czasowe napięć w przetworniku jednobitowym

Stała czasowa całkow ania powinna być większa niż okres próbkowania Ts i jednocześnie dostatecznie mała w porównaniu do pulsacji (O. odpowiadającej górnej częstotliwości pasma sygnału wejściowego.

Przybliżoną analizę procesu przekształcenia widma szumu kwantyzacji można wykonać na podstawie prostego modelu części analogowej przetwornika pokazanego na Rys.3. Dwupoziomow-y kwantyzator analogowo-cyfrowy (komparator) jest modelowany jako addytywne źródło szumu



Wyszukiwarka

Podobne podstrony:
Schemat blokowy 1-bitowego przetwornika sigma-delta W pierwszym etapie zostaje zwiększona częstotliw
Rys. 3. Schemat blokowy tona przetwornika siły elektronicznego ogranicznika obciążenia. 3.2. Cyfrowy
Schemat blokowy modułu przetwornika A/C mikrokontrolera 80C552 Philips ADCON
Schemat blokowy modułu przetwornika A/C mikrokontrolera 80C552 Philips Rejestry SFR
Modelowanie układu równań różniczkowych 205G M/D_ Rys. 17.2. Schemat blokowy układu równań (17.5) G
Kryterium Nyqui$ta Korpałremy układ liniowy o schemaae blokowym przedstawionym na poniższym
Schemat blokowy radia z dodatkowa przemiana kHz An fena kHzGłośnik12kHz do wejść Jo liniowego 
1 2 3 4 5 6 7 8 4. Algorytm liniowy a algorytm z warunkami 2 rysuje schemat blokowy
Modelowanie układu równań różniczkowych 205G M/D_ Rys. 17.2. Schemat blokowy układu równań (17.5) G
końcoworocznej do oceny celującej pod warunkiem uzyskania przez nich oceny bardzo dobrej wynikającej
image002(1) 2 SCHEMAT BLOKOWAZAPIS DO PAMIĘCI 1-WYSOKA IMPEDANCJA 2.    NOWE DANE 3.
Image110 Przykład schematu blokowego z krzyżującymi się gałęziami równoległą i sprzężenia zwrot
Image111 Przykład schematu blokowego bez krzyżujących się gałęzi: równoległej i sprzężenia
Image118 Jest to przykład schematu blokowego z krzyżującymi się gałęzi; równoległą i sprzę
Image147 U(t) Rys. Schemat blokowy układu opisanego równaniem stanu i równaniem wyjścia

więcej podobnych podstron