plik


ÿþDr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 DL  Diode Logic Logicznej  1 odpowiada zakres napicia od +3,5V do +5V Logicznemu  0 odpowiada zakres napicia od 0V do +1,5V " brak bramki NOT " realizowane s tylko proste ukBady http://www.play-hookey.co Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 RTL  Resistor-Transistor Logic NOT " du|y pobór mocy " niski margines zakBóceD " maBa szybko[ ukBadów http://www.play-hookey.co Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 DTL  Diode -Transistor Logic " maBa szybko[ ukBadów " szybsze od RTL http://www.play-hookey.co Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 TTL  Transistor-Transistor Logic DTL TTL " niskie koszty produkcji bramek wielowej[ciowych " najpopularniejsza rodzina ukBadów NAND z tranzystorami bipolarnymi " ró|ne serie: TTL-S, -AS (bardzo szybkie) TTL-L (o maBym poborze mocy) TTL-H (o zwikszonej szybko[ci przeBczania) TTL-LS, -ALS (szybkie maBej mocy), http://www.play-hookey.co Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 ECL  Emitter-Coupled Logic " bardzo du|a szybko[ ukBadów " tranzystory nie wchodz w nasycenie " maBa amplituda sygnaBu logicznego: 0,8V " du|y pobór mocy http://www.play-hookey.co Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 CMOS Logic bramka transmisyjna: +VDD " bardzo maBy pobór mocy (tylko w fazie przeBczania) " niezbyt szybkie " serie: CD4000 HC, HCT (szybkie) AC, ACT, AHC, AHCT (bardzo szybkie) LV, LVC, ALV, ALVC, AUC (o niskim -VSS napiciu zasilania) http://www.play-hookey.co Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Podstawowe parametry bramek " minimalne (min) i maksymalne (max) napicia wej[ciowe (VI) i wyj[ciowe (VO) w stanie niskim (L) i wysokim (H) : VILmin VILmax VIHmin VIHmax VOLmin VOLmax VOHmin VOHmax " marginesy zakBóceD: NMH = VOHmin - VIHmin NML = VILmax  VOLmax " czasy przeBczania: tTLH , tTLH VIH " czas propagacji: VL+VH tP= (tPLH + tPHL) / 2 2 VIL " obci|alno[ bramki: VOH (liczba wej[ bramek tego samego typu, tTHL które mo|na jednocze[nie doBczy do NOT wyj[cia bramki) VOL " moc [rednia tracona w bramce tPLH tPHL " podatno[ na scalanie Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Podstawowe parametry bramek Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Podstawowe parametry bramek Realizacja tp [ns] P[r [mW] Obci|alno[ Upakowanie [bramki/mm2] RTL 100-500 10-100 kilka - DTL 10-100 2-10 kilka - TTL 6-33 1-12 10 20 TTL-S 3 2-20 10-20 20 ECL 0,1-1 25-60 60-90 20 CMOS 15-50 1 50 150-450 Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 PrzykBadowe ukBady scalone serii TTL 74xx Zasilanie +5V ± 5% Temp. pracy 0 .. +70°C output input 7404 5V 5V HH VOHmin 2,4V NM VIHmin 2V NMH VILmax 0,8V VOLmax L 0,4V L 0V 7451 Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Podstawowe parametry przerzutników MR Q D CP Q Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Podstawowe parametry przerzutników Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Sprzganie ukBadów ró|nych rodzin " nie zawsze jest mo|liwe Bczenie bramek nale|cych do ró|nych rodzin PrzykBad: CMOS-TTL input output input output 5V H 4,9V H H H 3,5V 3,5V 2,4V 1,5V 1,5V L L 0,4V 0,1V L 0V L HCMOS ’! TTL TTL ’! HCMOS +5V +5V HCMOS TTL TTL HCMOS Dr in|.. Piotr Dbiec  UkBady Logiczne DM, sem. 3 Sprzganie z przeBcznikami i ukBadami wykonawczymi PrzykBady (CMOS) Uzas Uzas Uzas Reset 1 Uzas 0 Uzas Reset top

Wyszukiwarka