3784496977

Architektura procesorów Intel 80C51

Przerwania TT Kontr. Przerwań ~r~	4k ROM TT		128 AM 7y		TimerO .-weO Timerl ^4-^Wel A
t t	V		iz_ \7_
^OSC IV	Kontr. agistr	Porty WEAVY			SIO
M * * 33 33 ± , PO P2, PI P3 Adresy/Dane

Organizacja pamięci

,    80C51

<=}'■' ^P0CX

A

<=>

ALE

P3 P2_

=>

System przerwań (wektor przerwań):

Dołączenie zew nętrznej pamięci programu.

Organizacja pamięci programu:

Przestrzeń pamięci programu ROM

Organizacja pamięci programu ROM FLASH/EE (big memory)

obszar kodu programu ładującego producenta

obszar kodu programu ładującego użytkownika

OFFFFł

² ^FSOOl 0F7FFi 6kB

OEOOOI ' ODFFFł

62kB kodu użytkownika

obszar kodu programu użytkownika