3818438038

Katedra Inżynierii Komputerowej

ly laboratoryjnej

Laboratorium Elektrotechniki i Elektroniki Sprawozdanie z ćwiczenia

Inwerter scalony CMOS

sprawozdania

zajęć

Poniedziałek 8

Rok/semestr/g

Rok 2!, S grft-

1. Wprowadzenie

Ćwiczenie ma na celu zapoznanie się z działaniem inwertera scalonego CMOS oraz zmierzenie jego najważniejszych parametrów.

1.1.Wiadomości teoretyczne

Bramka logiczna

Bramka logiczna - element konstrukcyjny maszyn i mechanizmów (dzi ś zazwyczaj: układ scalony, choć podobne funkcje można zrealizować równie ż za pomocą innych rozwiązań technicznych, np. hydrauliki czy pneumatyki), realizujący fizycznie pewną prostą funkcję logiczną, której argumenty (zmienne logiczne) oraz sama fun keja mogą przybierać jedną

z dwóch warto ści, np. 0 lub 1 (zob. algebra Boole'a).

Inwerter (bramka NOT)

Jest to układ cyfrowy, bramka logiczna wykonuj ąca logiczną negaq ę [~j.

Inwerter

Inwerter CMOS

Podstawową struktura każdego układu

	Ti
1	0
0	1

CMOS jest para

komplementarna,

która jednoczę śnie stanowi układ realizujący negację sygnału wej ściowego, czyli jest funktorem NOT. Bardziej złożone bramki (NAND, NOT) są kombinacją