Architektura Komputerów
Budowa Komputera
(magistrala i urządzenia I/O)
Architektura Komputerów(Lab) - 1
BudowaKomputera(magistrala)
Magistrala
P r o c e s o r
M a g i s t r a l a W e j ś c i a / W y j ś c i a ( s y s t e m o w a )
Mo d u ł Mo d u ł
Mo d u ł
S p r z ę g a j ą c y S p r z ę g a j ą c y
S p r z ę g a j ą c y
K a r t a
P a m i ę ć
D y s k t w a r d y
g r a f i c z n a
Typowe łącze do komunikacji między centralnym procesorem a wieloma urządzeniami
zewnętrznymi zostało przedstawiono rysunku widać, że do tej samej magistrali jest
przyłączony procesor, pamięć operacyjna systemu komputerowego oraz urządzenia wejścia-
wyjścia, w które wchodzą w skład systemu komputerowego.
Architektura Komputerów(Lab) - 2
BudowaKomputera(magistrala)
Magistrala
1. Każde urządzenie zostało przyłączone za pośrednictwem modułu
sprzęgającego. Zadaniem układu sprzęgającego jest dekodowanie i
interpretacja komend przesłanych przez procesor za pośrednictwem magistrali.
2. Zadaniem modułu sprzęgającego jest również zapewnienie synchronizacji
podczas wymiany danych wtedy, kiedy występuje różnica w szybkości
działania urządzeń, pomiędzy którymi odbywa się przepływ danych.
3. Dla przykładu, stacja taka ma miejsce, kiedy procesor wysyła dane do
drukarki. Ponadto każde urządzenie zewnętrzne ma swoją jednostkę sterującą,
która kieruje pracą urządzenia. Na przykład jednostka sterująca karty sieciowej
steruje transmisją danych do innego komputera połączonego za pomocą sieci
komputerowej
Architektura Komputerów(Lab) - 3
BudowaKomputera(magistrala)
Struktura połączeń magistrali
Procesor
M agi st ral a syst emowa
S t e r o w a n i e
A d r e s
Da n e
Moduł Moduł Moduł
Sprzę gaj ą cy Sprzę gaj ą cy Sprzę gaj ą cy
Kart a
Pami ęć Dysk t wardy
graf i czna
Architektura Komputerów(Lab) - 4
BudowaKomputera(magistrala)
Struktura połączeń magistrali -Linie danych
1. Linie danych są ścieżkami służącymi do przenoszenia danych między
modułami systemu. Wszystkie te linie łącznie są określane jako szyna
danych - data bus.
2. Szyna danych składa się typowo z 8, 16 lub 32 oddzielnych linii, przy czym
liczba linii określa szerokość tej szyny. Ponieważ w danym momencie
każda linia może przenosić tylko jeden bit, z liczby linii wnika, ile bitów
można równocześnie może być przesłane.
3. Szerokość szyny danych jest kluczowym czynnikiem określającym
wydajność całego systemu.
4. Dla przykładu, szyna danych ma szerokość osiem bitów, a każdy rozkaz ma
długość szesnaście bitów, to procesor musi łączyć się z modułem pamięci
dwukrotnie w czasie każdego cyklu rozkazu
Architektura Komputerów(Lab) - 5
BudowaKomputera(magistrala)
Struktura połączeń magistrali -Linie adresowe
1. Linie adresowe są wykorzystywane do określania z
ródła lub miejsca
przeznaczenia danych przesyłanych magistralą.
2. Jeśli na przykład procesor ma zamiar odczytać słowo o długości ośmiu,
szesnastu lub trzydziesto dwu bitów danych z pamięci, umieszcza adres
potrzebnego słowa na linii adresowej.
3. W tym przypadku szerokość szyny adresowej determinuje maksymalną
możliwą pojemność pamięci systemu.
4. Ponadto linie adresowe są również używane do adresowania portów wejścia-
wyjścia.
5. Najczęściej najbardziej znaczące bity służą do wybrania określonego modułu
na magistrali, natomiast najmniej znaczące bity określają lokację w pamięci
lub port wejścia--wyjścia wewnątrz modułu.
Architektura Komputerów(Lab) - 6
BudowaKomputera(magistrala)
Struktura połączeń magistrali -Linie sterowania
1. Linii sterowania używa się do sterowania dostępem do linii danych i linii
adresowych, a także do sterowania ich wykorzystaniem. Ponieważ linie danych
i adresowe służą wszystkim zespołom, musi istnieć sposób sterowania ich
używaniem.
2. Sygnały sterujące przekazywane między modułami systemu zawierają zarówno
rozkazy, jak i informacje związane z synchronizacją.
3. Sygnały czasowe określają ważność danych i adresów. Sygnały rozkazów
precyzują operacje, które mają być przeprowadzone.
Architektura Komputerów(Lab) - 7
BudowaKomputera(magistrala)
Struktura połączeń magistrali -Linie sterowania
Typowe funkcje realizowane przez magistrale sterującą:
" Odczyt z pamięci. - o określonym adresie są umieszczane w magistrali.
" Zapis do wejścia-wyjścia. - dane z magistrali są kierowane do
zaadresowanego portu wejścia-wyjścia.
" Odczyt z wejścia-wyjścia. - dane z zaadresowanego portu wejścia-wyjścia
są umieszczane na magistrali.
" Potwierdzenie przesyłania. Wskazuje, że dane zostały przyjęte z magistrali
lub na niej umieszczone.
" Zapotrzebowanie na magistralę. Wskazuje, że moduł zgła-sza
zapotrzebowanie na przejęcie sterowania magistralą.
" Rezygnacja z magistrali. Wskazuje, że moduł rezygnuje ze sterowania
magistralą.
" Żądanie przerwania. Wskazuje, że przerwanie jest zawieszone.
" Potwierdzenie przerwania . Potwierdza, że zawieszone przerwanie zostało
rozpoznane.
" Zegar. Wykorzystywany do synchronizowania operacji.
" Przywrócenie. Ustawia wszystkie moduły w stanie początkowym.
Architektura Komputerów(Lab) - 8
BudowaKomputera(magistrala)
Budowa systemu komputerowego
Architektura Komputerów(Lab) - 9
BudowaKomputera(magistrala)
Budowa systemu komputerowego
Architektura Komputerów(Lab) - 10
BudowaKomputera(magistrala)
Struktura magistrali systemowej
Ki e r u n e k :
I / O - . P r o c e s o r
Ki e r u n e k :
P r o c e s o r - . I / O
Architektura Komputerów(Lab) - 11
BudowaKomputera(magistrala)
Struktura układu odpowiedzialnego za przepływ danych
w kierunku I/O  Procesor
S y gnał y wy bor u D ane we j ś ci owe
ur z ą dz e ni a poc hodz ą c e z
( CS) ur z ą dz e ń I / O
St e r owni k
magi s t r al i
dany c h w
k i e r unk u I / O-
Pr oces or
Sz y na dany c h
k i e r unk u
Port Por t poł ą c z ony z
I / O - Pr oces or
poł ą c z ony z s z yną dany c h
s z yną
adr e s ową
Architektura Komputerów(Lab) - 12
BudowaKomputera(magistrala)
Struktura układu odpowiedzialnego za przepływ danych
w kierunku I/O  Procesor
1. Na rysunku została przedstawiona struktura wewnętrzna układu
umożliwiającego przesyłanie danych z urządzeń zewnętrznych systemu
komputerowego do procesora. Struktura tego układu została podzielona na
dwa odrębne podsystemy.
2. Podsystem o nazwie CONTROL BUS jest odpowiedzialny za sterowanie
przepływem danych. Układ ten w pewnym sensie pełni rolę układu kontrolera
magistrali. Kontrola tego układu nad przepływem danych nie jest całkowita,
ponieważ układ ten kontroluje przepływ danych tylko w jednym kierunku.
3. Za sterowanie magistralą umożliwiającą przepływ danych w kierunku
procesor  urządzenie jest odpowiedzialny podobny układ,
4. System ten na podstawie zwartości adresowej szyny danych wytwarza sygnał
wyboru urządzenia zewnętrznego  sygnał CS. Natomiast blok DATA BUS
umożliwia pobranie danych z wybranego urządzenie sygnałem CS i
przesłanie ich do procesora.
Architektura Komputerów(Lab) - 13
BudowaKomputera(magistrala)
Struktura układu kontrolera magistrali
Ukł ad
i nt er pr et acj i
adr es u
Architektura Komputerów(Lab) - 14
BudowaKomputera(magistrala)
Struktura Magistrala danych kierunek: I/O  Procesor
K o d r o z k a z u J M P # 3 2
Architektura Komputerów(Lab) - 15
BudowaKomputera(magistrala)
Przestrzeń adresowa modelu systemu komputerowego
JMP #32
Adres 0
Przest rzeń adresowa
zwi ą zana z urzą dzeni em
Adres 1
nr 1
Adres 2
Przest rzeń adresowa
zwi ą zana z urzą dzeni em
nr 2
Adres 14
Przest rzeń adresowa
zwi ą zana z urzą dzeni em
nr 7
Adres15
Adres 16
Przest rzeń adresowa
zwi ą zana z f i zyczną
pami ę ci ą komput era
Adres 65535
Architektura Komputerów(Lab) - 16
BudowaKomputera(magistrala)
Struktura połączeń miedzy układami wejścia  wyjścia
B l o k i r e p r e z e n t u j ą c e
u r z ą d z e n i e z e w n ę t r z n e
w r a z z u k ł a d e m
s p r z ę g a j ą c y m
B l o k i r e p r e z e n t u j ą c e
p a m i ę ć o p e r a c y j n ą
Architektura Komputerów(Lab) - 17
BudowaKomputera(magistrala)
Przykład1  struktura programu dla systemu z magistralą
UWAGA!!!
" Ze względu na przedstawioną mapę przestrzeni adresowej komputera, programy należy
ładować do pamięci operacyjnej komputera poczynając od adresu #32(dec)
" Adresy z przedziału 1-31  odpowiadają urządzeniom wejścia-wyjścia
" Zmianę adresów początkowych należy uwzględnić w rozkazach skoków
" Polecenie służące do ładowania programu do pamięci komputera
loader( NazwaBlokuRamDoKtorejLadujemyProgram ,ZmiennaZProgrmem, AdresPoczątkowyPamieci)
Architektura Komputerów(Lab) - 18
BudowaKomputera(magistrala)
Logiczna struktura urządzenia wejścia-wyjścia
Urządzenie zewnętrzne
I nt erpret er
I nt e rpre t er
danych
danych
we j ś c i owyc h
wy j ś ci owych
Dane przeznaczone do
Dane odczytane przez
zapisu przez urządzenie
urządzenie
Ukł ad
wykonawczy
ur z ą dzeni a
I/ O
I nt e rpre t er
rozkazów
I nt erpret er
Stan urządzenia
st anu
St erowani e
urzą dzeni a
ukł adem
Rozkazy dla urządzenia
wykonawczym
Sygnał przerwania
Architektura Komputerów(Lab) - 19
BudowaKomputera(magistrala)
Logiczna struktura urządzenia wejścia-wyjścia
Rysunek przedstawia ogólną strukturę modelu urządzenia wejścia-wyjścia. Tego
typu urządzenie w ogólnym przypadku posiada dwa wejścia oraz trzy wyjścia.
W skład urządzenia wejścia -wyjścia wchodzą następujące podsystemy:
1. Interpreter rozkazów,
2. Interpreter danych wejściowych
3. Układ wykonawczego
4. Interpreter danych wyjściowych,
5. Interpreter stanu urządzenia.
Architektura Komputerów(Lab) - 20
BudowaKomputera(magistrala)
Logiczna struktura urządzenia wejścia-wyjścia
Buf or danych
Buf or danych
wyj ś ci owych
wej ś ci owych
pochodzą cych z
przeznaczonych dl a
urzą dzeni a
urzą dzeni a
A
B
Rej est r st at usu
Buf or rozkazów dl a
urzą dzeni a
urzą dzeni a Architektura Komputerów(Lab) - 21
BudowaKomputera(magistrala)
Logiczna struktura urządzenia wejścia-wyjścia
(Struktura dekodera adresu )
S t a ł a r e p r e z e n t u j ą c a
a d r e s b u f o r ó w
w e j ś c i o w y c h i b u f o r ó w
w y j ś c i o w y c h u k ł a d u
s p r z ę g a j ą c e g o
S t a ł a r e p r e z e n t u j ą c a
a d r e s r e j e s t r u r o z k a z ó w
u r z ą d z e n i a o r a z
r e j e s t r u s t a n u
Architektura Komputerów(Lab) - 22
BudowaKomputera(magistrala)
Przykłady
Architektura Komputerów(Lab) - 23
BudowaKomputera(magistrala)
Przykład2- komputer
Przykład2- komputer
(Model urządzenia wyjściowego służącego do wyświetlania danych w
(Model urządzenia wyjściowego służącego do wyświetlania danych w
postaci dziesiętnej)
postaci dziesiętnej)
Układ wykonawczy
Architektura Komputerów(Lab) - 24
BudowaKomputera(magistrala)
Przykład2- komputer
(Model urządzenia wyjściowego służącego do wyświetlania danych w
postaci dziesiętnej)
Architektura Komputerów(Lab) - 25
BudowaKomputera(magistrala)
Przykład3- komputer
(Model urządzenia wyjściowego ze sterowaniem)
Układ wykonawczy
Układ
interpretera
rozkazów
Architektura Komputerów(Lab) - 26
BudowaKomputera(magistrala)
Przykład3- komputer
(Model urządzenia wyjściowego ze sterowaniem)
Architektura Komputerów(Lab) - 27
BudowaKomputera(magistrala)
Przykład4- komputer
(Model urządzenia wyjściowego ze sterowaniem i pamięcią )
Architektura Komputerów(Lab) - 28
BudowaKomputera(magistrala)
Przykład5- komputer
(Model urządzenia wejściowego )
Architektura Komputerów(Lab) - 29
BudowaKomputera(magistrala)
Przykład5- komputer
(Model urządzenia wejściowego )
Architektura Komputerów(Lab) - 30
BudowaKomputera(magistrala)
Przykład6- komputer
(Model urządzenia wejściowego ze zwielokrotnionymi wejściami )
Architektura Komputerów(Lab) - 31
BudowaKomputera(magistrala)