Wyniki wyszukiwana dla hasla uklady logiczne 17
DSC00160 (7) 11. Obwód kokotom-wmtaf te W ■tanach (zatkania i nasycenia) pracują wszyslk* układy lo
uklady logiczne 10 o»5V Rys. 10 Wieloemiterowy tranzystor wejściowy w bramce NAND można przedst
uklady logiczne 11 Rys. 11 Schemat obwodu bramki TTL (NAND) z otwartym kolektorem na wyjściu
uklady logiczne 12 Rys. 12 Przerzutnik Schmitta wytwarza sygnał cyfrowy z sygnału analogowego
uklady logiczne 13 Sygnał wejściowy_ _ n n Kys. Za pomocą uniwibratora ŁJ tJ-1 L, J- można uzy
uklady logiczne 15 Eo-MP I Kanał typu p aJrf -°Q Kanał łypu n felGND.Masa)Rys. 15Obwód inwertera CMO
uklady logiczne 16 ♦Uoo ■ Nop*ae Mjtciowe ovL ♦Uoo ■ — ■
uklady logiczne 18 Bramko TTl z otwartym kolektorem Bramka CMOS lfco=5V!) =o— Bramka CMOS Bramk
uklady logiczne 1 Rys. 1A Realizacja funkcji OR za pomocą dwóch wyłączników i żarówki. Żarówka A zaś
uklady logiczne 20 Analogowe wejścia/wyjścia Elektroniczny przełącznik CMOS. Za pomocą takiego obwod
uklady logiczne 2 Rys. 2 Bramka NAND zbudowana z dwóch tranzystorów. Wyjście A przechodzi
uklady logiczne 3 ♦5V ♦5VRys. 3 Bramka NOR z dwóch tranzystorów. Punkt A przejdzie w stan niski tylk
uklady logiczne 4 and
uklady logiczne 5 a b Ro n _JL 1 1_ U nr n r J LRys. 5 Przerzutnik może
uklady logiczne 6 00 01 Q2 03 Rys. 6
uklady logiczne 8 o*5V Rys. 8 W bramkach z serii 74L zastosowano rezystory o większej rezystanc
uklady logiczne 9 Rys. 9 Niskie napięcie nasycenia diod Schottkyego zapobiega w bramkach TTL-S i TTL
Układy równań (17) f+ e K t - - s (•i u - /i 4 k 5 4- - U ł- - A + Mk (i Ł ^ </& - 3t * ^ ■
rys 3 10b Rysunek 3.1 Ob. Układy logiczne realizujące tryb stronicowania
ROZDZIAŁ 4 M Cyfrowe układy logiczne4,5. Układy scalone Układ scalony (ang. integrated Circuit) to
Wybierz strone: [
1
] [
3
]
