Wyniki wyszukiwana dla hasla rys map0002
Image083 na rys. 3.43. Poszczególne stany układu reprezentują kółeczka, w których wpisana jest liczb
Image092 Rys. 4.8. Typowe charakterystyki wyjściowe UOH — /(/OH) a)    dla różnych wa
Image095 Rys. 4.13. Charakterystyki poboru mocy przez bramkę I-NIE (NAND) w zależności od
Image098 r Bramka LUB-NIE (NOR) oraz LUB (OR) Schemat elektryczny bramki LUB-NIE — 02 przedstawiono
Image099 W przypadku dołączenia do tej bramki ekspanderów (rys. 4.20) układ realizuje funkcję: F = A
Image1 b) wejście: u(t), u(s) wyjście: i(t), i(s) y(t)=i(t), y(s)=i(s) Rys. a) Obwód przekaźnika P i
Image105 Al bramka ta pobiera prąd wejściowy o 25*% większy w porównaniu z bramką standardową (rys.
Image107 zystora, jako elementu ograniczającego nasycenie tranzystora (rys. 4.37a), nie spowodowało
Image112 Rys. 4.49. Ilustracja definicji czasów propagacji sygnałów od wejść synchronizujących do wy
Image114 Przerzutnik JK-MS — 72 przedstawiono na rys. 4.53. Bramki 1 i 2 realizują funkcje K = KX*K2
Image119 czasu propagacji sygnału do stanu 0 na wyjściu od temperatury dla przerzutni-ka D przedstaw
Image121 00 ... O i 11 ... 1 (rys. 4.66). Wybór sposobu wprowadzania informacji do rejestru lub jej
Image122 a Rys. 4.62 Układ służący do równoległego wprowadzania informacji z czterech źródeł do reje
Image123 w rejestrze (rys. 4.67a) należy połączyć wyjście Q ostatniego i wejście D pierwszego przerz
Image124 Rys. 4.66. Układ służący do równoległego wyprowadzania informacji z rejestru Q   
Image133 c> ~v~ We C    Wg __t- We Rys. 4.79. Rejestry równoległe a) z dwu układów
Image134 Rys. Zmienne stanu — droga X0— prędkość X7— przyspieszenie w wyróżnionych chwilach czasu: 1
Image134 Adres słowa Rys. 4.80. Układ wprowadzania informacji ze wspólnej szyny do rejestrów równole
Image137 Rys. 4.83 Zespół rejestrów buforowych o pojemności 8 słów 8-bitowych 2 rozdzielacza Rys. 4.
Image13 A M W2"GLJ LLiJ li > 1 5_u leu O X cłtryphc O Y Łolle. OZ. zielona900 Zi fl.2. csr.

Wybierz strone: [ 11 ] [ 13 ]