Wyniki wyszukiwana dla hasla rys 7 2
Image1 b) wejście: u(t), u(s) wyjście: i(t), i(s) y(t)=i(t), y(s)=i(s) Rys. a) Obwód przekaźnika P i
Image105 Al bramka ta pobiera prąd wejściowy o 25*% większy w porównaniu z bramką standardową (rys.
Image107 zystora, jako elementu ograniczającego nasycenie tranzystora (rys. 4.37a), nie spowodowało
Image112 Rys. 4.49. Ilustracja definicji czasów propagacji sygnałów od wejść synchronizujących do wy
Image114 Przerzutnik JK-MS — 72 przedstawiono na rys. 4.53. Bramki 1 i 2 realizują funkcje K = KX*K2
Image119 czasu propagacji sygnału do stanu 0 na wyjściu od temperatury dla przerzutni-ka D przedstaw
Image121 00 ... O i 11 ... 1 (rys. 4.66). Wybór sposobu wprowadzania informacji do rejestru lub jej
Image122 a Rys. 4.62 Układ służący do równoległego wprowadzania informacji z czterech źródeł do reje
Image123 w rejestrze (rys. 4.67a) należy połączyć wyjście Q ostatniego i wejście D pierwszego przerz
Image124 Rys. 4.66. Układ służący do równoległego wyprowadzania informacji z rejestru Q
Image133 c> ~v~ We C Wg __t- We Rys. 4.79. Rejestry równoległe a) z dwu układów
Image134 Rys. Zmienne stanu — droga X0— prędkość X7— przyspieszenie w wyróżnionych chwilach czasu: 1
Image134 Adres słowa Rys. 4.80. Układ wprowadzania informacji ze wspólnej szyny do rejestrów równole
Image137 Rys. 4.83 Zespół rejestrów buforowych o pojemności 8 słów 8-bitowych 2 rozdzielacza Rys. 4.
Image13 A M W2"GLJ LLiJ li > 1 5_u leu O X cłtryphc O Y Łolle. OZ. zielona900 Zi fl.2. csr.
Image140 Rys. 4.87. Pamięć składająca się z zespołu rejestrów równoległych150
Image143 rys. 4.91. Impuls „start” powoduje wpisanie informacji do rejestru i odblokowanie bramki B.
Image147 U(t) Rys. Schemat blokowy układu opisanego równaniem stanu i równaniem wyjścia
Image148 Rys. Schemat blokowy układu gdy wektory U(t)=u(t) i Y(t)=y(t) są jednowymiarowe
Image152 Rys. 4.104. Rejestr generujący ciągi pseudolosowe z samoczynnym likwidowaniem stanów
Wybierz strone: [
11
] [
13
]