Wyniki wyszukiwana dla hasla wejsciowka 3
Image112 ■>0-^G(s) h^0->G(s) -1 Przeniesienie węzła sumacyjnego z wejścia na wyjście
Image113 G(s) - 1 G(s) Przeniesienie węzła sumacyjnego z wyjścia na wejście
Image114 x ^ .. X G(s) * p > G(s) G(s) Przeniesienie węzła zaczepowego z wejścia na
Image115 r W układach praktycznych należy dążyć do tego, aby stan 1 na wejściu synchronizującym trwa
Image116 Podobnie jak przerzutnik 72 zbudowany jest przerzutnik H72. Częstotliwość przełączania wejś
Image117 Załóżmy, że na wejście D podany jest stan 1 i wejście taktujące jest w stanie 0. W takim pr
Image118 lenia informacji na wejściu D (ts) przed zmianą stanu wejścia taktującego z 0 na 1 wynika z
Image123 w rejestrze (rys. 4.67a) należy połączyć wyjście Q ostatniego i wejście D pierwszego przerz
Image128 d    Wyjścia Wejścia równoległe b    Funkcje rejestru
Image14 dla pierwszej składowej sygnału wejściowego U] (t)
Image162 Informacja zostaje wpisana pod wskazanym adresem w momencie zmiany stanu z 0 na 1 na wejści
Image163 Parametry statyczne i dynamiczne Podstawowe charakterystyki wejściowe i wyjściowe pamięci p
Image166 Dane ft Bramki sterujące wejścia adresowe i wejścia danych b Przy dużej liczbie wejść
Image167 dera nie decyduje o czasie dostępu do pamięci o ile suma tego opóźnienia i czasu dostępu do
Image178 wejścia przetwornika C/A. Zapisując w pamięci 256 słów, odpowiadających kolejnym wartościom
Image195 /maksymalna częstotliwość impulsów wejściowych nie przekraczała wartości I katalogowej. fma
Image200 We JTJlJTJTJTlJTJT_rLrL_ Rys. 4.177. Dzielnik przez 8 częstotliwości impulsów wejściowych a
Image231 Jeżeli wejście Z (zakazu) przyjmuje stan O, to stan dekady liczącej nie zmienia się, pomimo
Image249 —    wejściem zerującym Zer, —    wejściem sterującym wpisywa
Image25 i(t) •-s— A wejście: u(t), u(s) wyjście: uc(t), y(t)> uc(t) = y(t) R=1000Q T = RC = 1000*

Wybierz strone: [ 2 ] [ 4 ]