Wyniki wyszukiwana dla hasla dekoder1 skanuj0014 (140) wiono w tablicy 4.34. W przypadku gdy kodem wyjściowym dekodera jest kod 1 z 4 bez skanuj0016 (131) wania dekodera niepełnego powstaje pytanie: jak układ ma działać w przypadku, gdy nskanuj0018 (124) Rys, 4,380. Schematy logiczne dekoderów scalonych a) ’42, b) *43, c) *44 co •<3 skanuj0019 (118) Jeśli dekoder ma nie wyróżniać żadnego z wyjść, w przypadku gdy na jego wejściach pskanuj0025 (84) Wejścia £9,827 23222l 2° Rys. 4.392. Schemat logiczny dekodera matrycowego 10/1024 skanuj0028 (74) Transkodery można zrealizować w postaci układu (rys. 4.399a) złożonego z dekodera (zImage135 Adres V V V1 V X V Wpis Aq Af a2 Aj Dekoder 0 1 2 3 4 5 6 7 8 9 A0 Af A2Image358 Rys. 4.410. Schematy logiczne dekoderów scalonych cImage359 Dekodery scalone mogą być wykorzystane do budowy układów służących do konwersji innych kodóImage360 10-wyjściowego (rys. 4.414). Do zbudowania takiego demultipleksera, oprócz dekodera scaloneImage362 stania dekodera scalonego 42, przedstawiono układy do konwersji: a) kodu Image363 WejściaSCO WyjściaRys. 4.419. Dekoder scalony 141 a) schemat funkcjonalny, b) sposób połączImage364 4.6.3.2. Dekodery wielopoziomowe Jeśli liczba bitów kodu wejściowego jest większa od liczbyImage365 W dekoderze dwupoziomowym 6/64 przedstawionym na rys. 4.420 najpierw są dekodowane 3 najstaSlajd26 (103) Specjalny układ zwany dekoderem adresu przekształca napływające adresy tak askanuj0014 (140) wiono w tablicy 4.34. W przypadku gdy kodem wyjściowym dekodera jest kod 1 z 4 bez skanuj0018 (124) Rys, 4,380. Schematy logiczne dekoderów scalonych a) ’42, b) *43, c) *44 co •<3 skanuj0025 (84) Wejścia £9,827 23222l 2° Rys. 4.392. Schemat logiczny dekodera matrycowego 10/1024 skanuj0028 (74) Transkodery można zrealizować w postaci układu (rys. 4.399a) złożonego z dekodera (zImage558 wyłączeniem segmentów a i b wskaźnika — wyświetlana jest wówczas litera b.Działanie dekoderWybierz strone: {
2 ]
