PANSTWOWA WYŻSZA SZKOŁA ZAWODOWA W ELBLAGU INSTYTUT INFORMATYKI STOSOWANEJ LABORATORIUM ELEKTRONIKI I MIERNICTWA
Grupa dziekańska / podgrupa ćwiczeniowa: VI / III	Tytuł ćwiczenia: 10. Układy cyfrowe sekwencyjne
Skład grupy:	Data wykonania /data oddania:
		Ocena:

SPRAWOZDANIE Z LABORATORIUM ELEKTRONIKI I MIERNICTWA

ćwiczenie nr 10

Układy cyfrowe sekwencyjne

1. Wykaz i dane znamionowe elementów i przyrządów użytych w ćwiczeniu:

• impulsator

• zasilacz stabilizowany HY3010

• przerzutnik D7474

• przerzutnik JK74112

• rejestr 74194

Rys.1. Schemat do badania tablicy prawdy przerzutnika D

Rys.2. Schemat do badania tablicy prawdy przerzutnika JK

Rys.3. Schemat do badania tablicy prawdy dwukierunkowego rejestru przesuwającego

2. Przebieg ćwiczenia:

Po podłączeniu układu według schematu z rysunku 1 przystąpiliśmy do określenia tablicy prawdy przerzutnika D. Sprawdzaliśmy jakim układem przełączników aktywowana jest bramka. Tak samo postąpiliśmy z przerzutnikiem JK oraz rejestrem przesuwającym, sprawdzając jednocześnie sprawność licznika.

TABELE POMIAROWE

Tab.1. Tabela prawdy przerzutnika D

Wejścia				Wyjścia
PRESET	CLEAR	CLOCK	D	Q
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H	H
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	L	H

Tab.2. Tabela prawdy przerzutnika JK

Wejścia					Wyjścia
PRESET	CLEAR	CLOCK	J	K	Q
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H	H
H	H	↓	L	L	L	H
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	TOGGLE
H	H	H	X	X	L	H

Tab.3. Tabela prawdy czterobitowego rejestru przesuwającego

Wejścia

Wyjścia

Funkcja

CLR

RODZAJ PRACY

CLK

SZEREGOWE

RÓWNOLEGŁE

QA

QB

QC

QD

S1

S0

SL

SR

A

B

C

D

L

X

X

X

X

X

H

L

H

L

L

L

L

L

zerowanie

H

X

X

L

X

X

H

L

H

L

L

L

L

L

H

H

H

H

X

X

H

L

H

L

H

L

H

L

wprowadzanie równoległe

H

L

H

H

X

H

L

L

L

L

H

L

L

L

wpis szeregowy

H

L

H

H

X

L

H

L

L

L

L

H

L

L

przesuw w prawo

H

H

L

H

H

X

L

L

L

L

L

L

L

H

wpis szeregowy

H

H

L

H

L

X

L

L

L

H

L

L

H

L

przesuw w lewo

H

L

L

X

X

X

L

L

L

L

L

L

L

L

blokada

3. Spostrzeżenia i wnioski z ćwiczenia:

Przy badaniu przerzutnika typu D można zauważyć, że ingerencja w wejście zegarowe CLOCK powoduje zmianę stanu wyjścia na taki sam jak w wejściu D. Gdy oba wejścia PREST oraz CLEAR są w stanie niskim, to sygnał na wyjściu ma stan wysoki.

Podczas badania przerzutnika typu JK dowiadujemy się, że podobnie jak w przypadku poprzedniego przerzutnika, niskie stany wejść PREST i CLEAR powodują wysoki stan wyjścia. Jeżeli oba wejścia są w stanie wysokim, to przełączanie wejścia zegarowego CLOCK, powoduje naprzemienną zmianę wejść Q i NOT Q.

Natomiast w rejestrze przesuwającym decydującą role odgrywa zmiana wejść równoległych, od nich zależy stan wyjść QA, QB, QC, QD.

Załączniki: - Załącznik nr 1 (Tabele pomiarowe)

Źródła:

„Elektrotechnika i elektronika dla nieelektryków” Hempowicz Paweł

„Elektronika dla elektryków” Opolski Andrzej

„Sztuka elektroniki” Paul Horowitz, Winfield Hill

2005-09-26

---