schemat blokowy OTVC opis z mikroprocesorem

background image

1

Bloki i moduły odbiornika TVC.

Realizacja podstawowych funkcji przetwarzania sygnałów

W rozwi

ą

zaniach urz

ą

dze

ń

odbiorczych przystosowanych do cyfrowych technik

przekazu s

ą

stosowane układy mikroprocesorowe, które wykonuj

ą

lub nadzoruj

ą

podstawowe procesy sterowania, regulacji i przestrajania, ł

ą

cznie z przystosowaniem

do wyboru okre

ś

lonego typu emisji. Tak wi

ę

c w przedstawionym na rys. 4.3 schemacie

odbiornika, główne funkcje realizuje mikroprocesor (uP), który komunikuje si

ę

z

okre

ś

lonymi modułami za po

ś

rednictwem dwuprzewodowej zwrotnej szyny danych,

zwan

ą

magistral

ą

I2C (lub IIC), a z pozostałymi modułami za po

ś

rednictwem

dyskretnych lub analogowych poziomów napi

ęć

stałych.

Komunikacja u

ż

ytkownika z odbiornikiem TVC jest realizowana za pomoc

ą

pilota

(układu zdalnego sterowania), odseparowanego galwanicznie od odbiornika.

Współpraca odbiornika z urz

ą

dzeniami zewn

ę

trznymi (kamera, video, tuner TV sat)

odbywa si

ę

przy wykorzystaniu modułu AV i za po

ś

rednictwem zunifikowanego zł

ą

cza

SCART {Euro Connector).

Głównym elementem układu zdalnego sterowania jest wyspecjalizowany

procesor kanałowy (tzw. mikrokontroler). Umo

ż

liwia on realizacj

ę

wszystkich

podstawowych funkcji u

ż

ytkowych odbiornika:

obsług

ę

klawiatury lokalnej,

dekodowanie sygnałów zdalnego sterowania,

dostrojenie do wybranej stacji telewizyjnej na podstawie syntezy napi

ę

ciowej (np. z

automatycznym procesem wyszukiwania danej stacji),

przeł

ą

czanie napi

ęć

ą

czaj

ą

cych poszczególne zakresy głowicy w.cz.,

wytworzenie napi

ęć

regulacyjnych jaskrawo

ś

ci, kontrastu oraz nasycenia

kolorów obrazu.

System sterowania umo

ż

liwia równie

ż

wy

ś

wietlanie poszczególnych danych

systemu na ekranie odbiornika w postaci b

ą

d

ź

odpowiednich znaków graficznych

OSD, tekstu lub te

ż

programowalnego menu oraz sterowanie dekoderem teletekstu i

układem PIP (a wi

ę

c przeł

ą

czanie sygnału wizyjnego, teletekstu i sygnałów ze

ź

ródeł

zewn

ę

trznych).

background image

2

Dekoder teletekstu jest stosowany w wi

ę

kszo

ś

ci obecnych rozwi

ą

za

ń

odbiorników TVC i przy współpracy z systemem sterowania słu

ż

y do odtwarzania na

ekranie, w miejsce wybranego programu lub na jego tle, znaków alfanumerycznych i

odpowiednich znaków graficznych. Przesyłanie ich odbywa si

ę

zgodnie z reguł

ą

nadawania adresów znaków umieszczonych po stronie odbiorczej w pami

ę

ci stałej

dekodera, a wi

ę

c w głównym procesorze teletekstu, jednak bez przekazywania

kształtu geometrycznego tych znaków. Poszczególne adresy znaków s

ą

kodowane w

7-bito-wym kodzie ASII. Odbieranie adresów znaków oczekiwanych stron odbywa si

ę

natomiast na zasadzie wpisywania ich do pami

ę

ci o dost

ę

pie swobodnym typu RAM,

z której s

ą

one cyklicznie wprowadzane do wej

ś

cia adresowego pami

ę

ci stałej ROM.

W strukturze tej pami

ę

ci s

ą

zapisane geometryczne kształty poszczególnych znaków.

Dekodery teletekstu s

ą

wykonywane z wyspecjalizowanych układów scalonych VLSI i

w zale

ż

no

ś

ci od typu, główne procesory wykonawcze stosowane w odbiornikach

telewizyjnych maj

ą

wpisane do ich wewn

ę

trznej pami

ę

ci stałej ROM ró

ż

ne zestawy

znaków.

Układ PIP umo

ż

liwia uzyskanie obrazu dodatkowego, pochodz

ą

cego ze

ź

ródła

dodatkowego (wewn

ę

trznego lub zewn

ę

trznego), w wybranym sektorze obrazu

głównego. W zale

ż

no

ś

ci od typu procesora PIP (jest to układ VLSI) mo

ż

liwe jest

uzyskanie kilku lub kilkunastu obrazów dodatkowych w ró

ż

nych wymiarach, uzyskanie

funkcji stopklatka, powi

ę

kszanie lub pomniejszanie obrazu wpisywanego w tło, zmian

ę

koloru ramki otaczaj

ą

cej obraz dodatkowy. Moduł PIP, podobnie jak moduły AV i TXT,

współpracuje

ś

ci

ś

le z układem zdalnego sterowania, a wzajemna komunikacja pomi

ę

dzy

poszczególnymi układami scalonymi odbywa si

ę

za po

ś

rednictwem dwukierunkowej

magistrali danych.

Charakteryzuj

ą

c najogólniej sposób realizacji podstawowych funkcji prze-

twarzania sygnałów, nale

ż

y stwierdzi

ć

,

ż

e sygnał w.cz. z anteny zostaje doprowadzony

do zintegrowanej głowicy i po przemianie cz

ę

stotliwo

ś

ci zostaje podany do filtru z

akustyczn

ą

fal

ą

powierzchniow

ą

, który kształtuje charakterystyk

ę

toru p.cz. oraz

charakterystyk

ę

toru fonii. Sygnał p.cz. wizji po wzmocnieniu i demodulacji (np. układ

scalony serii TDA) zostaje poprzez scalony przeł

ą

cznik sygnału wizyjnego

(umo

ż

liwiaj

ą

cego uzyskanie trybu pracy AV) skierowany równocze

ś

nie do

multisystemowego dekodera kolorów oraz do toru luminancji, po przej

ś

ciu których

background image

3

odtworzone sygnały ró

ż

nicowe oraz sygnał luminancji zostaj

ą

doprowadzone do

procesora wizyjnego - zawieraj

ą

cego najcz

ęś

ciej matryc

ę

, układ stabilizacji pr

ą

du

kineskopu oraz układy umo

ż

liwiaj

ą

ce elektroniczn

ą

regulacj

ę

podstawowych

parametrów obrazu. Sygnały wyj

ś

ciowe RGB po wzmocnieniu moduluj

ą

g

ę

sto

ść

pr

ą

du

wi

ą

zek elektronów emitowanych przez katody kineskopu.

Sygnał wyj

ś

ciowy z przeł

ą

cznika sygnału wizyjnego zostaje podany równie

ż

do

procesora wizyjnego teletekstu, tworz

ą

cego wraz z zasadniczym procesorem

teletekstu, generatorem znaków oraz pami

ę

ci

ą

dRAM - dekoder teletekstu. W

układzie procesora wizyjnego teletekstu zostaje równie

ż

wyodr

ę

bniony sygnał

synchronizacji, który zostaje doprowadzony do układu scalonego - zawieraj

ą

cego

selektor-separator impulsów synchronizacji, generatory linii i ramki oraz generator

impulsów sandcastle (wielopoziomowy impuls przełaczaj

ą

cy). Uformowane i

wzmocnione w stopniach ko

ń

cowych odchylania linii (układ tranzystorowy) i ramki

(układ scalony) przebiegi odchylaj

ą

ce wytwarzaj

ą

za pomoc

ą

cewek odchylaj

ą

cych

odpowiednie pola magnetyczne, odchylaj

ą

ce wi

ą

zki elektronów w kineskopie.

W torze fonii sygnał z wyj

ś

cia filtru z akustyczn

ą

fal

ą

powierzchniow

ą

zostaje

doprowadzony do układu scalonego, w którym s

ą

dokonywane wzmacnianie i

demodulacja, a w nast

ę

pnych układach scalonych - dekodowanie sygnału

stereofonicznego oraz wzmocnienie napi

ę

ciowe i mocy sygnałów akustycznych

lewego i prawego kanału.

Odbiornik jest zasilany z antyzwarciowej przetwornicy impulsowej, a napi

ę

cia

zasilaj

ą

ce kineskop s

ą

wytwarzane w stopniu ko

ń

cowym odchylania poziomego.

Warto przy tym podkre

ś

li

ć

odr

ę

bnie,

ż

e do odbiorników TVC wyposa

ż

onych w

sterownik mikroprocesorowy (zarz

ą

dzaj

ą

cy prac

ą

układów odbiornika) została

wprowadzona magistrala IIC do transmisji danych pomi

ę

dzy ró

ż

nymi blokami jednego

urz

ą

dzenia z mo

ż

liwo

ś

ci

ą

komunikacji z innymi zewn

ę

trznymi urz

ą

dzeniami.

Magistrala IIC za po

ś

rednictwem mikroprocesora steruje nast

ę

puj

ą

cymi

układami:

pami

ę

ci

ą

EEPROM oraz RAM,

odbiornikiem zdalnego sterowania,

dekoderem teletekstu,

układami umo

ż

liwiaj

ą

cymi realizacj

ę

dodatkowych funkcji teletekstu,

background image

4

układami regulacji parametrów obrazu,

wzmacniaczem m.cz. fonii.

Magistrala IIC składa si

ę

z szyny danych SDA (ang. serial data), przez któr

ą

przesyła si

ę

dane do adresata, oraz szyny zegara SCL (ang. serial clock), w której

impulsy zegarowe wyznaczaj

ą

taktowanie okresów pracy szyny danych. Do

magistrali IIC mo

ż

na podł

ą

czy

ć

maksymalnie 128 układów, poniewa

ż

rozkaz

adresowy ma 8 bitów. Praktycznie liczba tych układów jest mniejsza, gdy

ż

długo

ść

magistrali jest ograniczona do 4 m, pojemno

ść

za

ś

nie powinna przekracza

ć

400 pF.

Układ wysyłaj

ą

cy informacj

ę

jest układem nadrz

ę

dnym (ang. master),

natomiast adresat podrz

ę

dnym (ang. slave). Układ nadrz

ę

dny rozpoczyna i ko

ń

czy

transmisj

ę

. Ka

ż

dy bajt informacji jest potwierdzany protokołem odbioru przez układ

podrz

ę

dny.


Wyszukiwarka

Podobne podstrony:
Schemat blokowy systemu mikroprocesorowego
5 Algorytmy i schematy blokowe
3 Projektowanie układów automatyki (schematy blokowe, charakterystyki)
10 schematy blokowe i grafy (jako zobrazowanie modeli matematycznych)
Schemat blokowy For 1
Schemat blokowy Do While 2
SCHEMAT BLOKOWY
SCHEMAT BLOKOWY RADARU
Algebra schematów blokowych c d
Schemat blokowy If 1
Schemat blokowy For 3
SCHEMATY BLOKOWE ODBIORNIKÓW
06-10, schematy-blokowe
Schemat blokowy While 3
kl 2, folie1, ZAPIS PROGRAMU ZA POMOCĄ SCHEMATÓW BLOKOWYCH
Schematy , Schemat blokowy produkcji sadzonek So 1/0; 2/0
Podstawy informatyki, Schemat blokowy 2
Podstawy informatyki, Schemat blokowy 2
schemat blokowy

więcej podobnych podstron