Image224

prostą strukturę logiczną licznika:

Da = A

Db ~ ABĄ-AB — A®B

D_c = AC+BC+ABĆ= C(A+B)+ABC = ABC+ABĆ = AB®C D_d = AD+BD + CD+ABĆD = D(A + B+C)+ABĆD = ABĆD +

+ABCD = ABĆ@D

Z powyższych równań można wypisać wyrażenia na funkcję przełączającą dowolnego wejścia przerzutnika w liczniku (rys. 4.221):

D_a-A

Db — A@B Dq — AB@C

D_N = ABC

Podobnie jak dla licznika przedstawionego na rys. 4.218 można tak przekształcić funkcje przełączające, by liczba wejść bramek I-NIE (NAND) w liczniku nie przekraczała 2.

W wielu przypadkach występuje konieczność budowy synchronicznych liczników dwójkowych o dużej pojemności i dużej szybkości zliczania. Ze względu

na dostępność bramek I-NIE (NAND) o maksymalnej liczbie argumentów wejściowych równej 8, nie można zbudować np. licznika 15-bitowego według schematu z rys. 4.217.

Na rysunku 4.222 przedstawiono zasadę łączenia 8-bitowych jednostek synchronicznych (rys. 4.219) w zespoły liczące o większej pojemności. W rozwiązaniu jak na rys. 4.222 maksymalna częstotliwość impulsów zliczanych nie powinna przekraczać:

= 6,6 MHz

f<    ¹

^J ^ (50+5 • 20) • 10“⁹ s