Image378

Image378



Lamp Test). Schematy logiczne transkoderów scalonych 46, 47 i 48 są przedstawione na rys. 4.435 i rys. 4.436, a ich działanie logiczne ilustrują tablice: 4.36 i 4.37.

Przykład 6. Zaprojektować układ służący do przetwarzania kodu wskaźnika 7-segmentowego na kod 8421 BCD.

Transkoder taki może być zrealizowany m.in. w postaci układu złożonego z układu do przetwarzania kodu wskaźnika 7-segmentowego na kod 1 z 10 [58]

Rys. 4.437. Schemat logiczny transkodera przetwarzającego kod wskaźnika 7-segmentowego na kod 1 z 10


(rys. 4.437) oraz z układu zmieniającego kod 1 z 10 na kod 8421 BCD, dostępnego w postaci układu scalonego 147.

Znane są również rozwiązania rozpatrywanego układu w postaci układu kombinacyjnego służącego do bezpośredniego przetwarzania kodu wskaźnika 7-sęgmentowego (rys. 4.438a) na kod 8421 BCD.

a


ff>-


b

a

b

c

id

e

f

9

1 D

c

B

A

0

i

i

1

1

i

i

0

0

0

0

0

0

1

0

1

1

0

0

0

0

0

0

0

0

1

2

1

1

0

1

1

0

1

0

0

0

1

0

3

1

7

1

1

0

0

1

0

0

0

1

1

4

Q

1

1

0

0

1

1

0

0

7

0

0

5

7

0

7

1

0

1

7

0

0

7

0

1

6

0

0

7

i

1

1

7

0

0

7

1

0

6

1

0

7

1

1

1

1

0

0

7

1

Q

7

1

1

1

0

0

0

0

0

0

7

1

7

7

J

1

1

0

0

1

0

0

0

7

1

1

8

1

1

1

1

1

7

1

0

7

0

0

0

3

7

1

7

0

0

7

1

0

1

0

0

1

9

7

1

7

i

0

7

7

0

1

0

0

1

Wygaszenie 0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

7

0

0

0

0


;=c>e>d~' ito—

k>~

-3D—3D"

o—a>"

—o—

Rys. 4.438. Transkoder przetwarzający kod wskaźnika 7-segmentowego na kod 8421 BCD

a) schemat logiczny, b) tablica prawdy

1 >-


Wyszukiwarka

Podobne podstrony:
Image377 Tablica 4.36Tablica prawdy transkoderów scalonych 46 i 47 Wejścia
Image427 Proste układy różniczkujące, składające się z samych bramek logicznych są przedstawione na
Image358 Rys. 4.410. Schematy logiczne dekoderów scalonych c
skanuj0037 (42) >v J Rys. 4.410 Schemat logiczny transkodera kodu BCD 8421 kod wskaźnika 7-segmen
Image312 Schemat logiczny jednotetradowego sumatora w kodzie „+3” przedstawiono na rys. 4.357. Na ry
Image371 Schemat logiczny układu realizującego powyższe funkcje przełączające przedstawiono na rys.
skanuj0018 (124) Rys, 4,380. Schematy logiczne dekoderów scalonych a) ’42, b) *43, c) *44 co •<3
63308 skanuj0031 (54) w >384 ► Aj Rys. 4.402. Schemat logiczny transkodera kodu szesnastkowego na
Image183 Struktura logiczna układów FPLA Schemat logiczny typowego układu FPLA przedstawiono na rys.

więcej podobnych podstron