PIC33

80

MC - wejście sterujące (ang. Modę Cootrol — rodzaj pracy);

0    - układ działa jako rejestr przesuwający w prawo, a impulsy taktujące są podawane na wejście CKI

1    - informacja /. wejść równoległych jest zapisywana do rejestru impulsem zegarowym CK2

Pd zmianie stanu wejścia MC z 0 na 1 każde opadające zbocze sygnału CK2 powoduje wpisanie zawartości wejść równoległych do rejestru. Odpowiadająca im informacja pojawi się na wyjściach po chwili tl — efekt zastosowania pizerzutników Master - S!ave_ Po zmianie poziomu sygnału MC na 0, przy pierwszym opadającym zboczu sygnału CKI (chwila zegarowa t2) rozpoczyna się przesuwanie w prawo informacji wprowadzanej na wejścia równoległe (stan z wyjścia QA zostanie przepisany na Wyjście QB. natomiast stan poprzedni wyjścia QB - na wyjście QC itd. Na wyjściu QA pojawi sic informacja z wejścia SI - lak więc operacja przesuwania informacji w prawo jest związana z jej szeregowym wprowadzaniem z wejścia SI. Rejestr ten może także przesuwać informację w lewo. ale wówczas trzeba odpowiednio połączyć wejścia równolegle /. wyjściami.

Typowe układy rejestrów stosowanych w technice cyfrowej: 74165 - 8 - bitowy rejestr wykonany w technice TTL (równoległo - szeregowy)

74198 - 8 - bitowy •*'- • " • (uniwersalny)

4035 - 4 - bitowy wyk., w technice CMOS (uniwersalny)

4.1.2. Liczniki i dzielniki

LICZNIKI - gnipa układów logicznych (sekwencyjnych) służących do zliczania impulsów i pamiętania ich liczby'⁵ Podstawowe rodzaje liczników:

- liczniki asynchroniczne - impulsy wejściowe podawane tylko na jeden przerzutnik

'* Ił. PttfO. M. PMn>; op. cu.. a. 297 - SOI

- liczniki synchroniczne- impulsy wejściowe podawane na wszystkie przerzutniki jednocześnie • liczniki asynchroniczno - synchroniczne - połączenie cech obu liczników

Ze względu na sposób działania licznika podejściu do ostatniego sianu, wyróżnia się:

•    - liczniki do S. które po dojściu do stanu S przestają zliczać impulsy (wznowienie zliczania następuje po dodania impulsu ustawiającego stan początkowy)

•    - lię/niki moduło S (mod S). które po osiągnięciu ostatniego stanu przechodzą automatycznie pod wpływem następnego impulsu do stanu początkowego

Rys. 3.7. Ogólny schemat realizacji dzielników modulo 2n + 1.

Dzielnik przez 3 - projektuje się z ogólnego schematu dzielnika 2n + I. Ponieważ 2n + I = 3. to n = I. więc dzielnikiem I: n jest połączenie wyjścia z wejściem układu