MG 81

Mariusz Rawski

Multiplekser

4 wejściowe szyny 8 bitowe

szyna wyjściowa 2 bitowa

sygnał se/ect decyduje o tym, która szyna

wejściowa jest przekazywana na wyjście

Wykorzystanie nieokreśloności w układzie.

W tym przypadku nie ma różnicy pomiędzy kodami VHDL, gdyż sprawdzone zostały wszystkie wartości sygnału sel- Jednakże sygnał ten jest typu stdJogic_vector wlec może przyjęć Zwartości, ale tylko dla celów symulacji.

Mariusz Rawski

library ieee;

use ieee.std_logic_ll64.all;

entity mux_4x8 is

Port(

a, b, c, d sel o

);

end mux_4x8;

archltecture data_flow of mux_4x8 is begin

o <= a when (sel = ”00”) else b when (sel = ”01") else c when (sel = ”10") else d;

end data_flow;

in std_logic_vector (7 downto 0); in śtd_logię_vector (1 downto 0); out std_logic_vectoc(7 downto 0)