190 191

190

upakowania elementów, stosuje się raczej komórki jednotranzystorowe (rys. 5*75b)» w których Informacja zapamiętywana jest w postaci ładunku Jednego kondensatora uformowanego jako odpowiednia struktura MOB. Komórka taka, wyposażona w Jeden tranzystor sterowany linią wyboru wiersza 1 jedną linią bitową, wymaga dość złożonych układów odczytu, saplsu oraz odświeża-nia. Prostota komórki umożliwia jednak uzyskanie pamięci o pojemności I6k w jednej standardowej obudowie.

Komórka dynamiczna zasilana jest- impulsowo poprze* linie bitowe w czasie zapisu, odczytu 1 odświeżania, przy czym dostarczana energia usupeł-nla tylko straty wynikające z prądów upływu. V rezultacie moc rozpraszana przez scalone pamięci dynamiczne Jest około 10-krotnlm mniejsza w porównaniu ze statycznymi, czyli wynosi około 0,01 mH/bit. Pamięci dynamiczne są również szybsze od statycznych KOS, ustępując pod tym względem Jedynie pomięciom bipolarnym. Wadą. pamięci dynamicznej jest konieczność stosowania specjalnych kontrolerów odświeżania oraz większa liczba napięć zasilaj ących.

$.10.3* Schemat blokowy pamięci RAM

Zależnie od pojemności i organizacji pamięci (słowa czy pojedyncze bity) oraz budowy komórki, możliwe są różne konfiguracje układów dekodujących adresy, wzmacniających i sterujących. Istnieje więc szereg różnych schematów blokowych nawet dla pamięci o identycznej pojemności, organizacji i typie komórki (statyczna, dynamiczna). Pomijając jednak szczegóły realizacyjne, każda pamięć zawiera pewne typowe zespoły ułatwiające jej współpracę z Innymi układami cyfrowymi, najczęściej w standardzie TTL.Dla przykładu, na rys. 3*76 przedstawiony jest schemat blokowy statycznej pamięci MOS o organizacji 1024 z 1 (RAM 2102A firmy Intel).

. ■Rys.    Schemat blokowy pamięci 2102A (Intel)

Komórki matrycy 32 z 32 Wybierane są wierszami. Każda kolumna ma własne wzmacniacze zapisu 1 odczytu sterowane przez dekoder I i układ stero-

wania zapisań. Gdy ,nqJśola R/T (zapla/odczyt) jest « stanie H,działa wzmao-niacz odczytu wybrany dekoderem kolumn, przesyłając informację do trój-6tanowego bufora wyjściowego, sterowanego sygnałem CS (Chip Select).Obecność tego bufora ułatwia ekspansję pamięci) zostało to szczegółowo omówione w punkcie poświęconym pamięciom stałym ROM.

W pamięciach zorganizowanych w słowa wzrasta liczba wejść i wyjść układu scalonego. Aby ten wzrost ograniczyć, czasami te same wyprowadzenia pełnią rolę wejść i wyjść, zależnie od sygnału R/W-,Z kolei wzrostowi liczby wejść adresowych w pamięciach o dużej pojemności przeciwdziała się przez wyposażenie pamięci w dwa rejestry buforowe - dla bitów adresowych związanych z dekoderami III - ładowane kolejno poprzez te same wejścia adresowe .

Większość pamięci wytwarzanych jest jako statyczne lub dynamiczne pamięci MOS, o pojemności od 1k do 64k (dane z lipca 79). Pamięci TTL mają pojemności od kilkunastu bitów do 1k, lecz czasy dostępu o rząd wielkości krótsze i nieraz specjalną budowę (register flles) umożliwiającą jednoczesny zapis nowej informacji w komórce aktualnie odczytywanej. Wykorzystywane są więc np. jako tzw. pamięci notatnikowe (scratch pad memory) do przechowywania wyników pośrednich w urządzeniach liczących.

Na rys. 5.77 zestawiono pamięci RAM serii 74 oraz pamięci statyczne i dynamiczne MOS produkowane przez firmę Intel.

TYR	K&ANtUCJA	WYJŚCIE	IZMAOTOA
	W* A	K	7AI1.7WM
	IC< A	TS	TA U<
ttfoum RAM	nc»i !5S«1	IC TS	7AM0.7ASM.7AS0I 7A1M
	IH«A	TS	7Atl7,1AtOO
	1k*i	K	7AS1A , 7A315
	lk<l	TS	7At1A . 7AH5
	1K«A	TS
STATYCINA	1k«1	TS	1192 h
MOS	1k«A	TS	J11A. 11A1
RAM	Ak *1	TS	I1A1.IIA7
	1k <1	n	tm
WNAHICINA	Aik * 1	TS	ttOAA , 1107C
MOS	lk*l	TS	tlOI , 1100
RAM	ltk«1	TS	IM . 1117
WMAMICINY REJESTR	1k	n	IA05
«CVAXUUCVJW MOS	?*1k	TS	1A0I

Rys. 5*77. Typowe pamięoi zapis/odczyt

5.10.4. Inne rodzaje pamięci

Oprócz opisanych pamięci z dostępem swobodnym (RAM), w różnych układach cyfrowych zachodzi czasem potrzeba zastosowania pamięci o innym rodzaju dostępu. Omówimy krótko trzy takie pamięci, pomijając tzw. pamięć