2194453146

5    Na rysunku 7 14 przedstawiony jest wzmacniacz różnicowy- w układ, ic wtórnikowym, rcalirający funkcję iloczynu logicznego. W stanic zerowym na oba wejścia podawany jest potencjał ujemny. W wyniku tego tranzystory T, oraz T₃ przewodzi) i na wyjście okłada podany jest także impuls ujemny. Podanie impulsu dodatniego, odpowiadającego potencjałowi zerowemu, na jedno wtjfcic powoduje zablokowanie - (odcięcie) jednego tria-systota, jdy tymczasem drugi w dalszym ciągu przewodzi i potencjał ujemny na wyjściu otrzymuje się w dalszym ciągu. Dopiero podanie jednoczesne impulsów dodatnich na obydwa wejścia powoduje odcięcie obydwu tranzystorów i podanie potencjału zerowego na wyjście.

6    Na rysunku 7.15a przedstawiono realizację funkcji ..I" - koniunkcji - pr/y wykorzystaniu fotorezystorów. Sygnałami koincydencji są strumienie świetlne z dwóch rożnych ćedd. Na rysunku 7.ł5b ta sama funkcja zrealizowana jest przy użyciu tyrystorów, natomiast tu rysunku 7.15c - realizacja przy użyciu dwóch bramek NAND.

73. Negacja

Zadanie TA. Przedstawić realizację funkcji logicznej negacji, w realizacji zestykowej, diodowo-mapetyczne) i tranzystorowej.

Rozwiązanie. 1. Funkcja logiczna negacji polega na zmianie stanu układu w ściśle

o)

ckrcilonyeh warunkach. Spójnikiem negacji jest słowo nie; oznacza to w odnieś wiju do r>*. - jj,_f przekaźnik U działa, jeżeli nic działa przekaźnik A. który pozostawi zwarty zestyk tZipb tej funkcji 5 oznacza „nic a". Na rysunku 7.16 negowany jat tylko jeden zestyk

Ół(-)

a)

*}* 7.17. Tranzystorowy układ przełączający-. a) przetaczający układ przekaźnikowy; b) wykręt napiec na wejfciu i wyj łan układu

Zapit s^ma a b czytamy; warunkiem działania przekaźnika s jest działanie a oraz równo-camr nic działanie b.

2.    Na rysunku 7.16C przedstawiony jest układ diodowo-transformatorowy negacji. Ni wyjściu (22) pojawiają się impulsy U₃ wówczas, gdy nic pojawia się na wejściu impuls I/,. Z chwilą pojaw ienia się impulsu U, dioda D zostaje spolaryzowana zaporowo i impulsy i generatora zostają przerwane.

3.    Do zrealizowania negacji można również zastosować prosty układ jednotranzysto-fowy . pokazany na rys. 7.17 wraz z wykresami napięć i odpowiednikiem przekaźnikowym.

7.4. Negacja sumy argumentów

Zadanie 7.7. Przedstawić w zwięzłej formie rozwiązania elektroniczne realizujące negację sumy argumentów.

Rozwiązanie. 1. Negację sumy argumentów o zapisie

y»x,+jrj lub y—x_t vx₃, lub

>■

a » przypadku ogólnym

’«•*! + Zj + Aj +    -rx..

można realizować, stosując elementy półprzewodnikowe klasyczne lub scalone, nazywane bramkami NOR.

odpowiadające poziomom napięciowym: stan I oraz. stan 0.

2 Schematy ideowe bramek NOR typu RTI- przedstawiono na rys. 7.18. natomiast typu DTL nu rysunku 7.19. Dla przedstaw ionych rozwiązać przyjmuje \ię ‘