plik


UKAADY LOGICZNE Literatura: 1. Majewski W., UkBady logiczne, WNT, Warszawa, 1999 2. Ignaczak A.: UkBady logiczne, laboratorium, Oficyna wydawnicza PW, 1995 3. Wilkinson B.: UkBady logiczne, WNT, Warszawa 2000 4. Traczyk W., UkBady cyfrowe. Podstawy teoretyczne i metody syntezy, WNT, Warszawa, 1986 5. KruszyDski H., Rydzewski A., Sluzek A.:Teoria ukBadw logicznych, Wydawnictwo PW, Warszawa 1997 Systemy cyfrowe  stosowane s do: " sterowania " wykonywania obliczeD Najcz[ciej system cyfrowy wykonuje obydwa zadania, tzn. wykonuje obliczenia i na ich podstawie generuje odpowiednie sygnaBy sterujce, np. urzdzeniami przemysBowymi. PrzykBad: sterowanie przepBywem materiaBu do zbiornika sygnaBy binarne Logika dodatnia: sygnaBy o wy|szym napiciu odpowiadaj poziomowi logicznemu  1 (PRAWDA) natomiast sygnaBy o ni|szym napiciu odpowidaj logicznemu  0 (FAASZ). W logice ujemnej to przyporzdkowanie jest odwrotne. Algebra Boole a  Wyra|enia opisujce funkcje logiczne mog by traktowane jako jak wyra|enia algebraiczne, w ktrych zmienne mog przyjmowa tylko jedn z dwch warto[ci (PRAWDA, FAASZ) Funkcje logiczne mog by okre[lane za pomoc kilku podstawowych operacji logicznych. Istniej trzy podstawowe operacje, za pomoc ktrych mo|na opisa dowoln funkcj logiczn: " NOT (NIE) " AND (I) " OR (LUB) UkBady elektroniczne, ktre realizuj te (i inne) podstawowe funkcje nazywane s bramkami. Bramka NOT Bramka AND Bramka OR To|samo[ci algebry Boole a A"1 = A A" B "1 = A" B A" B " 0 = 0 A"0 = 0 A" A = A A""B " A = A A +1 = 1 A + B +1 = 1 A + B + 0 = A + B A + 0 = A A + A = A A + B + A = A A + A = 1 A" B " A = 0 A" A = 0 A + B + A = 1 A = A Nie wykorzystane wej[cia bramki AND Nie wykorzystane wej[cia bramek nie mo|na pozostawia niepodBczonymi Mo|liwe 2 wyj[cia: " C podBczone na staBe do warto[ci logicznej 1 (+5V TTL) " C podBczone na saBe do warto[ci logicznej A lub B Nie wykorzystane wej[cia bramki OR Nie wykorzystane wej[cia bramek nie mo|na pozostawia niepodBczonymi Mo|liwe 2 wyj[cia: " C podBczone na staBe do warto[ci logicznej 0 (+0V TTL) " C podBczone na saBe do warto[ci logicznej A lub B Podstawowe prawa algebry Boole a A + B = B + A przemienno[ A" B = B " A A + B + C = (A + B)+ C = A + (B + C) Bczno[ A" B "C = (A" B)"C = A"(B "C) A"(B + C)= A" B + A"C rozdzielczo[ A + (B "C)= (A + B)"(A"C) Praktyczne wykorzystanie prawa Bczno[ci Praktyczne wykorzystanie prawa rozdzielczo[ci Prawa DeMorgana A + B = A" B A" B = A + B oglnie: A + B + C +K = A" B "C "K A" B "C "K = A + B + C +K Bramka NAND Bramka NOR Bramka Exclusive-OR Bramka Exclusive-NOR Inne rodzaje bramek Bramka Schmitta NAND Charakterystyka przeBczania bramki Schmitta  z ptl histerezy Bramki z otwartym kolektorem (O/C) Wyj[ bramek nie wolno Bczy ze sob z wyjtkiem bramek z otwartym kolektorem - Open Collector O/C) F = AB + CD PrzykBady bramek umieszczonych w obudowie DIL (Dual In Line) dwurzdowej Cyfrowe ukBady scalone  Klasyfikacje Cyfrowe ukBady scalone Bipolarne  elementy czynne stanowi Unipolarne  elementy czynne stanowi tranzystory npn lub pnp. PodBo|e Si. tranzystory unipolarne. PodBo|e Si lub GaAs Klasy cyfrowych ukBadw scalonych TTL (Transistor-Transistor Logic) - bipolarne ECL (Emmiter-Coupled Logic) ukBady o sprz|eniu emiterowym  bipolarne MOS (Metal-Oxide-Semiconductor) ukBady MOS CMOS (Complementary MOS) ukBady komplementarne MOS BiCMOS (Bipolar CMOS) ukBady mieszane  bipolarne-CMOS I2L (Integrated Injection Logic) ukBady iniekcyjne  bipolarne CTD (Charge Transfer Device) urzdzenie o sprz|eniu Badunkowym  unipolarne GaAs MESFET (Gallium Arsenide Metal-Semiconductor FET) ukBady GaAs Klasyfikacja ze wzgldu na stopieD scalenia (skal integracji) StopieD scalenia (skala integracji) zwizana jest z liczb elementw zawartych w ukBadzie scalonym. Przedstawiona poni|ej klasyfikacja jest umowna! MaBa skala integracji (SSI  Small Scale Integration)  do kilkunastu elementw (12) bramki logiczne Zrednia skala integracji (MSI  Medium Scale Integration)  od kilkunastu do 100 elementw  przerzutniki, rejestry Wielka skala integracji (LSI  Large Scale Integration)  100 do ok.1000 elementw  ukBady pamiciowe Bardzo wielka skala integracji (VLSI  Very Large Scale Integration)  od 104-105 elementw - mikroprocesory 8-bitowe Ultra wielka skala integracji (ULSI  Ultra Large Scale Integration) ilo[ elementw powy|ej 105, wspBczesne mikroprocesory Klasyfikacja ze wzgldu na odmiany aplikacyjne UkBady oglnego przeznaczenia (uniwersalne)  produkowane we wszystkich stopniach scalenia, przeznaczone do zastosowaD uniwersalnych. UkBady specjalizowane (ASIC  Application Specific Integrated Circuits) s ukBadami budowane wyBcznie jako VLSI, ULSI produkowane do [ci[le okre[lonych zastosowaD. Dziki nim mo|na zastpi caBy zestaw ukBadw oglnego przeznaczenia. Zalety: mniejsze rozmiary, wiksza szybko[ Wady: wysoki koszt opracowania, wysoki koszt jednostkowy, dBugi czas projektowania (nawet kilka miesicy) Najwa|niejsze parametry cyfrowych ukBadw scalonych Odporno[ na zakBcenia SygnaBy logiczne 0 i 1 reprezentowane s przez okre[lone poziomy napi: niski (L  ang. Low) oraz wysoki (H  ang. High). Przypisanie warto[ci dwjkowych (binarnych) 0 i 1 jest dowolne. Zamiast dwch warto[ci napi okre[la si przedziaBy napi (pola tolerancji), ktre odwzorowuj sygnaBy 0 i 1. Logika dodatnia  ni|szemu poziomowi napicia odpowiada 0 logiczne, a wy|szemu  logiczna 1. Logika ujemna  wy|szemu poziomowi napicia odpowiada 0 logiczne, a ni|szemu  logiczna 1. Najcz[ciej stosowana jest logika dodatnia Margines zakBceD dla stanu H Margines zakBceD dla stanu L UIL max  maksymalne dopuszczalne napicie wej[ciowe w stanie L UIH min  minimalne dopuszczalne napicie wej[ciowe w stanie H UOL max  maksymalne dopuszczalne napicie wyj[ciowe w stanie L UOH min  minimalne dopuszczalne napicie wyj[ciowe w stanie H Okre[lanie statycznego marginesu zakBceD Szybko[ dziaBania Czas propagacji (czas opznienia)  r|nica czasu pomidzy zboczem impulsu wej[ciowego a wywoBanym nim zboczem impulsu wyj[ciowego przy umownie okre[lonym poziomie napicia. Czas propagacji przy przej[ciu pomidzy z poziomu H do L  tpHL Czas propagacji przy przej[ciu pomidzy z poziomu L do H  tpLH Czas propagacji tpHL + tpLH tp = 2 UkBad pomiarowy Moc strat oglnie UCC T P = ICC(t)dt P = UCCICC P = (PLtwOL + PHtwOH ) T +" T 0 Moc strat dla ukBadw TTL, ECL i CMOS Obci|alno[ Liczba wej[ ukBadw tej samej serii, ktre s podBczane do jednego wyj[cia Nmax  maksymalna obci|alno[ WspBczynnik dobroci  wpBczynnik syntetycznej i przybli|onej oceny cyfr. ukB. sc. (czas propagacji * moc strat) D = tpP Generacje ukBadw cyfrowych ukBadw scalonych UkBady TTL (Transistor-Transistor Logic) Bardzo popularne ukBady cyfrowe (od lat 60-tych  Texas Instruments) Bardzo du|y asortyment  zarwno pod wzgldem serii r|nicych si szybko[ci dziaBania, poborem mocy, obci|alno[ci, jak rodzajem stosowanych obudw (plastikowe, ceramiczne, przeznaczone do monta|u przewlekanego, powierzchniowego) Podstawowa bramka serii TTL - dwuwej[ciowa bramka NAND Tabela stanw bramki NAND A B Y LX H X LH Diody H H L ograniczajce 7400  bramka podstawowa Stan wBczenia Stan wyBczenia Charakterystyki bramki TTL (serii standardowej) Charakterystyki wyj[ciowe w stanie wBczenia przy r|nych temperaturach Charakterystyki przej[ciowe uzyskane przy r|nych temperaturach UkBady ECL (Emiter-Coupled Logic) UkBady ECL wprowadzone zostaBy na rynek w 1962r  Motorola  seria MECL I Cechy charakterystyczne: " bardzo du|a szybko[ dziaBania " r|nicowy tryb pracy " maBy poziom generowanych zakBceD " stosunkowo wysoki koszt Podstawowa bramka serii ECL - dwuwej[ciowa bramka NOR Zasilanie: 10K: -5,2V 2% 10H 10E, 10EL: -5,2V 5% 100K, 100E, 100EL: -4,2-5,46V R|nicowy tryb pracy  symetryczne klucze prdowe  prd zasilania jest praktycznie staBy podczas zmiany stanw log na wyj.  mniejsze zakBcenia, Charakterystyki przej[ciowe bramki ECL uzyskane przy r|nych temperaturach UkBady MOS (Metal Oxide Semiconductor) " maBy pobr mocy stosowane w ukBadach o du|ym stopniu scalenia ! " maBa powierzchnia struktury klucze komplementarne Tranzystor MOS z kanaBem n pracujcy jako klucz Tranzystor MOS z kanaBem p pracujcy jako klucz Inwerter CMOS (Complementary MOS) NAND CMOS NOR CMOS UkBady kombinacyjne SygnaBy wyj[ciowe zale| od warto[ci sygnaBw wej[ciowych wystpujcych w danym czasie  ukBady kombinacyjne  warto[ logiczna sygnaBu wyj[ciowego zale|y wyBcznie od kombinacji warto[ci sygnaBw wej[ciowych Funkcje kombinacyjne mog by okre[lone za pomoc wyra|eD boolowskich f1 = AB + C Wyra|enia boolowskie mo|na zapisywa w postaci wyra|eD sumacyjnych, f (A, B,C) = AB + ABC + AC np. lub w postaci wyra|eD iloczynowych, np. f (A, B,C) = (A + B + C)(A + B)(A + C) Postacie sumacyjna i iloczynowa mog mie swoje postacie kanoniczne, tzn takie, w ktrych w ka|dym czynniku wystpuj wszystkie zmienne To nie jest posta kanoniczna f (A, B,C) = AB + ABC + AC To jest posta kanoniczna (sumy) f (A, B,C) = ABC + ABC + ABC SkBadniki iloczynowe w wyra|eniach kanonicznej sumy nazywane s iloczynami peBnymi (mintermami) Ka|dy peBny iloczyn w wyra|eniu sumy kanonicznej mo|e by opisany liczb dwjkow, w ktrej ka|da cyfra =1, je[li odpowiadajca jest prosta (nie zanegowana), w przeciwnym przypadku cyfra =0 f (A, B,C) = ABC + ABC + ABC + ABC f (A, B,C) = ABC + ABC + ABC + ABC = P0 + P2 + P3 + P5 = "(0,2,3,5) Posta sumacyjn (niekanoniczn) mo|na sprowadzi do postaci kanonicznej sumy f (A, B,C) = AB + AC + ABC = AB(C + C)+ AC(B + B)+ ABC = = ABC + ABC + ABC + ABC + ABC = ABC + ABC + ABC + ABC + ABC = = ABC + ABC + ABC + ABC Jak posta kanoniczn bdzie miaBa funkcja f (A, B,C) = A Podobnie, posta iloczynowa mo|e wystpowa w wersji niekanonicznej i kanonicznej Niekanoniczna posta iloczynowa f (A, B,C) = (A + B + C)(A + B)(A + C) Kanoniczna posta iloczynowa f (A, B,C) = (A + B + C)(A + B + C)(A + B + C) Czynniki sumacyjne wyra|enia w postaci kanonicznego iloczynu nazywane s sumami peBnymi (maxtermami) Realizacja wyra|enia boolowskiego za pomoc bramek OR i AND Ka|da peBna suma w wyra|eniu iloczynu kanonicznej mo|e by opisany liczb dwjkow, w ktrej ka|da cyfra =1, je[li odpowiadajca jest prosta (nie zanegowana), w przeciwnym przypadku cyfra =0 f (A, B,C) = (A + B + C)(A + B + C)(A + B + C)= S2S5S6 = "(2,5,6) Jak posta bdzie miaBo wyra|enie logiczne opisujce funkcj: f (A, B,C) = "(0,3,7) PrzeksztaBcenie do postaci kanonicznej polega na wykorzystaniu funkcji dopeBniajcej (zanegowanej), wykorzystujc prawo DeMorgana. Po takim przeksztaBceniu mo|na wykorzysta procedur przeksztaBcenia wyra|enia sumacyjnego do postaci kanonicznej. f (A, B,C) = (A + B + C)(A + B) Np. Funkcja dopeBniajca (zanegowana) f (A, B,C) = (A + B + C)(A + B) f (A, B,C) = (A + B + C)(A + B)= (A + B + C)+(A + B)= ABC + AB = = ABC + AB(C + C)= ABC + ABC + ABC f (A, B,C) = ABC + ABC + ABC = ABC + ABC + ABC = = (A + B + C)(A + B + C)(A + B + C) Realizacja wyra|enia sumacyjnego sugeruje u|ycie bramek OR i AND f (A, B,C) = ABC + ABC + ABC AND OR f (A, B,C) = ABC + ABC + ABC = ABC + ABC + ABC = (ABC)(ABC)(ABC) NAND Realizacja wyra|enia iloczynowego sugeruje u|ycie bramek OR i AND f (A, B,C) = (A + B + C)( A + B + C)( A + B + C) = (A + B + C)( A + B + C)( A + B + C) = (A + B + C) + (A + B + C) + (A + B + C) NOR Upraszczanie wyra|eD logicznych Algebraiczne upraszanie wyra|eD logicznych Stosowane s to|samo[ci i prawa algebry Boole a Grupowanie elementw Wykorzystywanie prawa Bczno[ci do grupowania skBadnikw iloczynowych. Stosowanie to|samo[ci jak 1= A+1 dotyczy pogrupowanych skBadnikw w celu uproszczenia wyra|enia logicznego f (A, B,C) = (A + AC + ABC)= A(1+ C + BC)= A poniewa| (udowodni) A + AB = A + B f ( A, B,C) = A + B + ABCD = A + ABCD + B = A + BCD + B = A + B + CD Rozwijanie do postaci kanonicznej poprzedzajce upraszczanie Wyra|enie rozwija si do postaci kanonicznej. SkBadniki s grupowane w celu uproszczenia wyra|enia Zastosowanie praw DeMorgana Metoda minimalizacji za pomoc tablic Karnaugh " Tablica (siatka, mapa) Karnaugh jest dwuwymiarow struktur kratek. " Ka|da kratka odpowiada jednemu peBnemu iloczynowi zmiennych postaci sumacyjnej wyra|enia " Mintermy odpowiadajce kratkom przylegBym do danej kratki w poziomie lub pionie maj te same zmienne, z takim wyjtkiem, |e w jednym iloczynie mintermie jedna zmienna nie jest zanegowana, a druga jest negowana " W kratkach opowiadajcych mintermom, z ktrych skBada si wyra|enie opisujce minimalizowan funkcj wpisywana jest 1. " PrzylegBe (ssiednie) kratki zawierajce 1, zarwno w poziomie jak i pionie mog by sklejane (Bczone w grup) odpowiadajce pojedynczemu skBadnikowi iloczynowemu, uzyskanemu po wyeliminowaniu zmiennej r|nicej si warto[ci ( ) P A + A = P " Gdy dwa mintermy s Bczone w jeden skBadnik prostszy (term), taka grupa mo|e by Bczona dalej z ssiadujcymi grupami o takim samym rozmiarze. Siatki Karnaugh dla 3 zmiennych Alternatywny sposb Klamry wskazuj na nie zanegowan zmienn f (A, B,C) = ABC + ABC + ABC Procedura minimalizacji 1. Wpisa 1 w kratkach odpowiadajcych mintermom upraszczanego wyra|enia 2. Ssiednie kratki z cyframi 1 poBczy w mo|liwie jak najwiksze grupy 3. Odczyta termy odpowiadajce tym grupom (zawierajce 1) PrzykBad: f (A, B,C) = ABC + ABC + ABC f (A, B,C) = AB + ABC PrzykBad: f (A, B,C) = ABC + ABC = AC(B + B)= AC Inne mo|liwo[ci sklejania kratek " Tylko grupy kratek 2, 4, 8, 16, 2n mog wy wykorzystywane w tablicy Karnaugh do minimalizacji " Takie grupy s prostoktne (kwadratowe) " liczby kratek okre[lajce wysoko[ i szeroko[ musz by wielokrotno[ciami potgi liczby 2 " kratki tworzce grup mog by zlokalizowane na krawdziach siatki. PrzykBad: f (A, B,C, D) = ABCD + ABCD + ABCD + ABCD + ABCD + + ABCD + ABCD PrzykBad: f (A, B,C, D) = ABCD + ABCD + ABCD + ABCD + ABCD + + ABCD + ABCD Dwa sposoby realizacji tej samej funkcji f (A, B,C, D) = AD + ABD + BCD f (A, B,C, D) = AD + ABD + ABC Funkcja w postaci niekanonicznej PrzykBad: f (A, B,C, D) = ABC + ACD + ABC + ABC + ABCD Odwzorowanie funkcji f (A, B,C, D) = ACD + BD + AB Minimalizacja funkcji Funkcje nie w peBni okre[lone (niezupeBne)

Wyszukiwarka

Podobne podstrony:
UKŁADY LOGICZNE
Układy Logiczne Lab 8,9
07 Podstawowe uklady logiczne (2)
Układy Logiczne Lab 3
11 PEiM Układy logiczne doc
Układy Logiczne Lab 13
Układy Logiczne Lab 2
Układy Logiczne Lab 4
układy logiczne (komparatory itp)
Wykład 4 Automaty, algebry i cyfrowe układy logiczne
Układy Logiczne Lab 5,6
Programowalne uklady logiczne
Układy Logiczne Lab 7

więcej podobnych podstron