Elementy Automatyki Przemysłowej
Sprawozdanie z laboratorium 2
Nieduziak Miłosz, Olsza Szymon, Olchawski Tomasz
gr13A
5.1. Badanie asynchronicznego przerzutnika RS zbudowanego z bramek NAND
Tabela stanów logicznych
Tabela uproszczona
1
−
n
R
1
−
n
S
1
−
n
Q
n
Q
n
Q
opis
0
1
X
1
0
set
1
0
X
0
1
reset
0
0
X
1
1
niedozwolony
1
1
0
0
1
bez zmian
1
1
1
1
0
bez zmian
Wnioski: Przerzutnik asynchroniczny RS ustawia wyjście Q w stan wysoki gdy S jest w stanie
wysokim i Q w stan niski gdy R jest w stanie wysokim. Zapamiętanie sygnału poprzedniego
następuje po podaniu na oba wejścia stanów wysokich.
5.2. Badanie synchronicznego przerzutnika RS zbudowanego z bramek NAND
1
−
n
R
1
−
n
S
n
Q
0
0
N
0
1
1
1
0
0
1
1
1
−
n
Q
Tabela stanów logicznych
Tabela uproszczona
1
1
1
1
\
−
−
−
−
n
n
n
n
S
R
Q
CK
00
01
10
11
00
0
0
0
0
01
1
1
1
1
10
0
0
1
1/1
11
0
0
1
1/1
Wnioski: Przerzutnik synchroniczny RS zapamiętuje poprzedni stan gdy wejście
synchronizujące jest w stanie niskim lub gdy oba wejścia są w stanie niskim, Gdy wejście
synchronizujące jest w stanie wysokim przerzutnik ustawia wyjście Q na stan wysoki gdy S=0
i R=1 i na stan niski gdy R=0 i S=1. Zabroniony jest stan gdy na wszystkich wejściach jest stan
wysoki. Przerzutnik skonstruowany w ten sposób wyzwala wejścia S i R niskimi stanami
logicznymi.
5.3. Badanie synchronicznego przerzutnika D zbudowanego z bramek NAND
Tabela stanów logicznych
Tabela uproszczona
CK
n-1
D
n-1
Q
n-1
Q
n
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
1
1
1
1
1
Wnioski: Przerzutnik D zapamiętuje wyjście gdy wejście CK jest w stanie niskim. Gdy wejście
CK jest w stanie wysokim przerzutnik przepisuje wejście D na wyjście Q
1
1
1
\
−
−
−
n
n
n
S
R
CK
00
01
10
11
0
1
−
n
Q
1
−
n
Q
1
−
n
Q
1
−
n
Q
1
1
−
n
Q
0
1
N
CK
n-1
D
n-1
Q
n
0
0
1
−
n
Q
0
1
1
−
n
Q
1
0
0
1
1
1