LABORATORIUM UKŁADÓw elektronicznych	Dzień tygodnia: środa godz. 8^15 Nr grupy: III
Skład grupy: Mariusz Federkiewicz Bartłomiej Jaworski Sprawozdanie opracował: Mariusz Federkiewicz	Nr ćwiczenia : 17 Temat : Badanie pętli fazowej PLL .
Data wykonania : 99.01.06	Ocena :

Cel ćwiczenia:

Celem ćwiczenia jest poznanie podstawowych właściwości i parametrów pętli fazowych PLL (np.: zakresu zaskoku, zakresu trzymania, zaskoku dla harmonicznych. W ćwiczeniu badana była pętla PLL oparta na układzie scalonym LM 565.

I. Projekt pętli fazowej PLL_1.

1.Założenia projektowe:

• Pętla PLL_1 na układzie LM 565.

• Ucc = 11[V]

• fo = 55[kHz]

• Zakres chwytania 2Δf_z = 20[kHz]

• N = 1

2.Projektowanie generatora VCO:

Dla układu pętli PLL_1 na ukł. LM 565 - wzór dający wartość przybliżoną:

P₃ = 5 [kΩ] ; R₁₈ = 1 [kΩ]

Dla P₃ = 0 [kΩ] C₁₁ = 0,3/(1[kΩ]*55[kHz]) = 5,45 [nF]

Dla P₃ = 2,5[kΩ] C₁₁ = 0,3/[(1[kΩ]+2,5[kΩ])*55[kHz]] = 1,56 [nF]

Dla P₃ = 5[kΩ] C₁₁ = 0,3/[(1[kΩ]+5[kΩ])*55[kHz]] = 1 [nF]

Δf_L = ±4,2*fo/Ucc = ±4,2*55[kHz]/11[V] = 21[kHz]

2Δf_L = 42 [kHz] - zakres trzymania

3.Projektowanie filtru dolnoprzepustowego FDP:

Zależność wiążąca : wartości RC filtrów typu „lag” oraz zakres chwytania i trzymania:

C₁₃ = 9,3 [nF]

II. Przebieg ćwiczenia:

Schemat układu pomiarowego:

Pomiar układu PLL_1 (LM 565).

1. Pomiar zmian fo VCO od napięcia zasilania Ucc.

Tabela wyników:

Lp.	fo [kHz]	Ucc [V]
1	57,435	6,5
2	57,065	7,0
3	56,773	7,5
4	56,509	8,0
5	56,231	8,5
6	55,972	9,0
7	55,744	9,5
8	55,504	10
9	55,274	10,5
10	55,087	11,0
11	54,923	11,5

2. Wyznaczenie na podstawie charakterystyki fo = f(Ucc) współczynnika stabilności napięciowej generatora VCO Δfo/ΔUcc.

Δfo = 1,499[kHz] ΔUcc= -3[V]

Δfo/ΔUcc = 1,499[kHz]/ -3[V] = - 0,4996[kHz/V]

3. Wyznaczenie zakresu trzymania 2f_L i zaskoku f_Z.

Tabela pomiarowa:

Lp.	Ucc	fo+fL	Fo-fL	fo+fz	fo-fz	2fL	fZ
	[V]	[kHz]	[kHz]	[kHz]	[kHz]	[kHz]	[kHz]
1	7	78,9	22,7	62,6	39,9	56,2	22,7
2	9	73,7	29,95	62,6	40,6	43,75	22,0
3	11	70,6	36,1	63,1	42,2	34,5	20,9
4	(N=2)Ucc =9	70	30	62,8	41,4	40	21,4

4. Pomiar wpływu parametrów filtru dolnoprzepustowego FDP na pętlę PLL_1(LM 565).

τ₁ = 0,17 ms dla C₁₁ = 47 [nF]

τ₂ = 0,79 ms dla C₁₁ = 220 [nF]

Tabela pomiarowa:

C11 [nF]	Ucc [V]	fo+fL [kHz]	fo-fL [kHz]	fo+fz [kHz]	fo-fz [kHz]	2fL [kHz]	fZ [kHz]
47	9	72,7	31,1	56,6	47,2	41,6	9,4
220	9	74,6	30,02	54,1	50,3	44,58	3,8

5. Obserwacja oscylogramów.

Określenie przesunięcia fazy między przebiegami:

N	ΔTpocz. .[μs]	ΔTśrod.[μs]	ΔTkońc. .[μs]	T.[μs]	ϕpoc[rad]	ϕśro[rad]	ϕkoń[rad]
1	2,5	0	1	20	0,125	0	0,05
2	9	0	2,5	25	0,36	0	0,1

III. Wnioski:

Celem przeprowadzonego ćwiczenia było przebadanie pętli fazowej PLL i zastanowienie się nad tym jaki wpływ ma zmiana podstawowych parametrów takich jak napięcie zasilania Ucc, czy parametry filtru dolnoprzepustowego FDP na właściwości pętli.

Przy projektowaniu pętli fazowej PLL opartej na układzie LM 565 wykorzystane wzory zakładały, że mamy do czynienia z idealnymi rezystorami i kondensatorami, więc wyznaczone teoretycznie parametry pętli odbiegały od rzeczywistych i konieczna była ich korekcja za pomocą potencjometru P₃ (początkowo przyjętego jako połowa swojej maksymalnej wartości czyli 2,5 kΩ).

Zacznijmy od wpływu napięcia zasilania Ucc na częstotliwość środkową (patrz wykres) oraz na zakresy trzymania 2Δf_L i załączania 2Δf_Z. Wraz ze wzrostem napięcia zasilania maleje częstotliwość środkowa pętli PLL. Wyznaczony współczynnik równy jest -0,4996 kHz/V, co oznacza, że przy zmianie napięcia zasilania o 1V (do „góry”) częstotliwość środkowa pętli maleje o wartość ok. 0,5 kHz. Spowodowane jest to głównie tym, że współczynniki przetwarzania kąta na napięcie i napięcia na częstotliwość są uzależnione od napięcia zasilającego układ. Podobnie dzieje się w przypadku pomiarów zakresów trzymania i zaskoku - wraz ze wzrostem napięcia zasilającego maleje zakres trzymania, a co za tym idzie zakres zaskoku (gdyż powiązane są one wzajemnymi zależnościami). Podobnie również jak w przypadku zmian częstotliwości środkowej wpływ na te zmiany ma uzależnienie współczynników przetwarzania.

Podczas badania układu można zauważyć, że zaskok i trzymanie dla drugiej harmonicznej (N=2) są porównywalne jak dla pierwszej harmonicznej dla tego samego napięcia zasilania (dla pierwszej 2Δf_L = 43,75[kHz], 2Δf_Z = 22[kHz]; a dla drugiej harmonicznej: 2Δf_L = 40 [kHz], 2Δf_Z = 21,4[kHz]. To wskazuje na to, że pętla PLL reaguje także na wyższe harmoniczne, co może zostać wykorzystane w praktycznych zastosowaniach.

Zmiana parametrów filtru dolnoprzepustowego FDP (C₁₁= 47nF i 220 nF ) wpływa tylko na zakres chwytania ( zaskoku ) pętli PLL. Przy stałej czasowej filtru FDP τ = 0,17 ms

zakres chwytania wynosi 9,4 [kHz], natomiast przy τ = 0,79 ms zakres chwytania wynosi 3,8 [kHz]. Jak widać z przeprowadzonych pomiarów zmiana zakresu chwytania maleje wraz ze wzrostem stałej czasowej filtru, co wynika ze wzoru na zależność zakresu trzymania (podanego w instrukcji). Niestety przy dwóch wynikach nie można wywnioskować, czy zmiana zakresu zaskoku jest liniowa czy bardziej przypomina funkcję nieliniową. Jednak analizując wyżej przytoczony wzór można się spodziewać, że zakres zaskoku jest odwrotnie proporcjonalny do stałej czasowej filtru FDP, a więc wykres zależności Δf_z =f(τ) jest funkcją hiperboliczną (a zatem nieliniową).

1

4

---