Interfejs I2C E K T Y
P R O J
Interfejs I2C, część 1
kit AVT-265
Zagadnienia zwiÄ…zane
z interfejsem I2C cieszÄ… siÍ
ogromnÄ… popularnoÅ›ciÄ… wÅ›rÛd
naszych CzytelnikÛw.
WychodzÄ…c naprzeciw Å‚Ä…daniom
zgłaszanym listownie i poprzez
internetowÄ… ìListÍ DyskusyjnÄ…î,
przedstawiamy opis konstrukcji
uniwersalnego, programowalnego
interfejsu I2C, ktÛry umoÅ‚liwia
pracÍ w kaÅ‚dym trybie
dopuszczalnym przez normy
opisujÄ…ce standard.
Stosunkowo niewielka liczba
zmian w specyfikacji standardu
Istnieje bardzo wiele moÅ‚li- liÅ›my odpowiedü na pytanie: po
I2C od chwili wprowadzenia go
wości wykonania interfejsu I2C co wymyślono ten interfejs? Cho-
na rynek (1981 rok), świadczy
dla komputerÛw PC. W najprost- dziÅ‚o przede wszystkim o zmini-
o doskonaÅ‚oÅ›ci zaÅ‚oÅ‚eÒ szych realizacjach wystarcza je- malizowanie liczby przewodÛw
den układ 7406 i kilka rezysto- (linii) łączących układy scalone
poczynionych na poczÄ…tku jego
rÛw, a najbardziej zÅ‚oÅ‚one wyma- w duÅ‚ych systemach sterowania.
tworzenia. Macie wiÍc teraz
gajÄ… zastosowania mikrokontrole- Ograniczenie liczby linii, oprÛcz
szansÍ dobrze poznaĘ jedno
rÛw sterowanych rozbudowanym uproszczenia poÅ‚Ä…czeÒ na pÅ‚ytce
z najbardziej klasycznych
oprogramowaniem. My wybraliś- drukowanej, umołliwia zminimali-
opracowaÒ wspÛÅ‚czesnej
my rozwiÄ…zanie poÅ›rednie - zowanie zakÅ‚ÛceÒ elektromagnetycz-
elektroniki, stosowane zarÛwno
wszystkie zadania zwiÄ…zane z kon- nych generowanych przez system
w sprzÍcie popularnym, jak
wersjÄ… danych z postaci rÛwnoleg- mikroprocesorowy. Obydwie wy-
i w szeregu aplikacji
Å‚ej na szeregowÄ… i synchronizacjÍ mienione cechy majÄ… ogromne zna-
profesjonalnych.
transmisji wykonuje specjalizowa- czenie przede wszystkim w sprzÍ-
ny układ firmy Philips. Nosi on cie audio, video i telefonicznym,
oznaczenie PCF8584. Za inicjali- a właśnie z myślą o tego typu urzą-
zacjÍ tego ukÅ‚adu oraz przesyÅ‚anie dzeniach powstaÅ‚ I2C.
danych pomiÍdzy uÅ‚ytkownikiem JuÅ‚ na pierwszy rzut oka moÅ‚na
i rejestrami ukÅ‚adu PCF8584, od- zauwaÅ‚yĘ, Å‚e sposÛb wymiany
powiada prosty program, ktÛry informacji pomiÍdzy elementami
steruje pracą komputera PC. systemu ogranicza szybkośĘ jej
Zanim przejdziemy do oma- przepływu. Wynika to, po pierw-
wiania tajnikÛw konstrukcji inter- sze, z charakteru przesyÅ‚ania sze-
fejsu, pokrÛtce przypomnimy po
Cechy charakterystyczne, wymagania i możli-
co wymyÅ›lono I2C i w jaki sposÛb
wości interfejsu AVT-265.
nastÍpuje wymiana informacji po-
wykonany jest w postaci 8-bitowej karty do PC;
miÍdzy ukÅ‚adami doÅ‚Ä…czonymi do
współpracuje z dowolnym komputerem PC;
magistrali.
rejestry interfejsu zajmujÄ… dwa adresy w prze-
strzeni I/O;
istnieje możliwość wybrania jednej spośród pię-
Bity, ramki, warunki...
ciu par adresów (316/7h, 318/9h, 31A/Bh, 31C/
Na rys. 1 przedstawiono sche-
Dh, 31E/Fh);
mat blokowy systemu mikroproce- może pracować w trybie MASTER, SLAVE lub
MONITOR;
sorowego, w ktÛrym wymiana in-
jest w pełni programowalny, dzięki czemu bez
formacji pomiÍdzy wszystkimi
większego trudu można go dostosować do indy-
ukÅ‚adami odbywa siÍ dwoma prze-
widualnych wymagań użytkownika;
wodami! W ten sposÛb, juÅ‚ na magistrala może być taktowana jednÄ… z czterech
częstotliwości: 1,5kHz, 11kHz, 45kHz, 90kHz.
samym poczÄ…tku artykuÅ‚u, znaleü-
Elektronika Praktyczna 6/98
34
Interfejs I2C
Rys. 3. Sposób przesłania bitu
magistralÄ… I2C.
Rys. 1. Przykładowy system z magistralą I2C.
wie Philipsa poradzili sobie z nim
doskonale.
Warunkiem pracy dowolnego
systemu z szynÄ… I2C jest zastoso-
wanie w nim minimum dwÛch
ukÅ‚adÛw: jeden z nich speÅ‚nia
rolÍ gÅ‚Ûwnego ukÅ‚adu sterujÄ…cego
i synchronizujÄ…cego transmisjÍ
(Master), a drugi jest pomocniczy,
zgodnie z angielskÄ… nomenklaturÄ…
nazywany niewolnikiem (Slave).
Niezalełnie od tego, czy dany
Rys. 2. PrzykÅ‚ad innego systemu z magistralÄ… I2C. ukÅ‚ad speÅ‚nia rolÍ Mastera, czy
teł Slave'a, informacja mołe byĘ
regowego (bit po bicie), a po zmiana programu sterujÄ…cego pro- przesyÅ‚ana zarÛwno ìdoî niego,
drugie, z negatywnego wpÅ‚ywu po- cesorem, aby adresowaÅ‚ nowe uk- jak i îzî niego. RÛÅ‚nica pomiÍ-
jemności i indukcyjności pasołyt- łady i nie adresował np. zdemon- dzy Masterem i Slavem jest tylko
niczych, ktÛre znieksztaÅ‚cajÄ… prze- towanego ukÅ‚adu. InnÄ… moÅ‚liwoÅ›-
syłany sygnał (zwłaszcza przy cią jest automatyczne diagnozo-
transmisji na odlegÅ‚oÅ›ci wiÍksze wanie przez procesor, czy adre-
niÅ‚ klikadziesiÄ…t centymetrÛw). sowany ukÅ‚ad jest w danej chwili
Wada ta nie ujawnia siÍ w typo- podÅ‚Ä…czony do szyny (jak to zro-
wych aplikacjach I2C, czyli w sys- biĘ opowiemy za chwilÍ). NaleÅ‚y
temach sterowania i regulacji w od- pamiÍtaĘ, Å‚e adresowanie ukÅ‚adu,
biornikach telewizyjnych, sprzÍcie ktÛry nie jest wÅ‚Ä…czony w system
elektroakustycznym, systemach nie zakÅ‚Ûca pracy pozostaÅ‚ych
nadzorczych w nowoczesnych ukÅ‚adÛw.
komputerach PC i temu podob- KolejnÄ…, bardzo interesujÄ…cÄ… ce-
nych. Dla aplikacji wymagajÄ…cych chÄ… I2C jest fakt, Å‚e nie jest
wiÍkszych szybkoÅ›ci transferu, Phi- istotne miejsce wÅ‚Ä…czenia poszcze-
lips opracowaÅ‚ rozszerzenie stan- gÛlnych ukÅ‚adÛw w szynÍ I2C.
dardu I2C, ktÛre pokrÛtce omÛwi- Z tego wynika, Å‚e systemy z rys.
my w dalszej czÍÅ›ci artykuÅ‚u. 1 i rys. 2 sÄ… z punktu widzenia
KolejnÄ… zaletÄ… interfejsu I2C I2C identyczne!
jest mołliwośĘ niezwykle prostej Poniewał do szyny I2C mołna
rekonfiguracji ìsprzÍtuî wchodzÄ…- doÅ‚Ä…czyĘ wiele ukÅ‚adÛw jedno-
cego w skÅ‚ad systemu. Oznacza czeÅ›nie, niezbÍdne jest zastosowa-
to, Å‚e koniecznośĘ rozszerzenia nie odpowiedniego protokoÅ‚u, ktÛ-
systemu z rys. 1 np. o kolejny ry zapewni poprawnÄ… wymianÍ
sterownik wyÅ›wietlacza LCD informacji pomiÍdzy nimi. KÅ‚opot
i przetwornik C/A nie wymaga jest o tyle duły, łe w jednym
Å‚adnej jego przerÛbki! JedynÄ… ko- systemie mogÄ… siÍ pojawiĘ zarÛ-
nieczną modyfikacją jest taka wno układy wyjściowe (informa-
cja do nich jest tylko zapisywana,
np. sterownik wyświetlacza LCD
Cechy charakterystyczne magistrali I2C.
lub LED), wejściowe (np. dekode-
przesyłanie 8-bitowych danych przy pomocy
ry klawiatur) oraz dwukierunkowe
dwóch linii sygnałowych;
łatwość modyfikacji sprzętowej urządzenia wyko-
(zapis i odczyt danych, np. pa-
rzystujÄ…cego szynÄ™ I2C;
miÍci, przetworniki, czujniki tem-
jego pracą steruje przejrzysty prosty protokół, po-
peratury). Co wiÍcej, jak widaĘ na
zwalający na jego łatwą implementację sprzętową
lub programowÄ…;
rys. 1 i rys. 2, w jeden system
istnieje możliwość połączenia w jednym systemie
moÅ‚na wÅ‚Ä…czyĘ dwa (lub wiÍcej)
kilku procesorów sterujących;
procesory! Zagadnienie jest na-
możliwość generowania przerwań sprzętowych Rys. 4. Algorytm przesłania bitu
przez urzÄ…dzenia doÅ‚Ä…czone do magistrali. prawdÍ zÅ‚oÅ‚one, lecz inÅ‚yniero-
magistralÄ… I2C.
Elektronika Praktyczna 6/98
35
Interfejs I2C
NierozwiÄ…zany Ûsmego bitu sÅ‚owa adresowego
nadal pozostaje sygnalizowany jest kierunek prze-
problem synchroni- syłania informacji - jełeli jest on
zacji przesyÅ‚anego rÛwny ì1î to Master bÍdzie od-
bloku informacji. czytywał dane ze Slave'a,
Jednoznaczne wska- a w przypadku gdy Ûsmy bit jest
zanie poczÄ…tku rÛwny ì0î, Master bÍdzie wpisy-
Rys. 5. Ramki START i STOP synchronizujÄ…ce
transmisjÄ™ danych. i koÒca takiego blo- waÅ‚ kolejne bajty do Slave'a.
ku odbywa siÍ po- Liczba bajtÛw przesÅ‚anych do Sla-
taka, łe Master zawsze inicjuje przez wygenerowanie przez Mas- ve'a jest dowolna (zalełna od
i koÒczy transmisjÍ, a takÅ‚e wy- tera sygnaÅ‚Ûw poczÄ…tku (START) rodzaju odbiornika, w praktyce od
znacza jej tempo. UkÅ‚ady Slave i koÒca (STOP) transmisji. SposÛb typu ukÅ‚adu), a koniec transmisji
są zawsze adresowane przez Mas- ich przesłania przedstawiono na sygnalizowany jest warunkiem
tera, przez co mołe on wpływaĘ rys. 5. Algorytm z rys. 6 przed- STOP.
na to, ktÛry z ukÅ‚adÛw bÍdzie stawia zalecany sposÛb przesyÅ‚a- W dośĘ interesujÄ…cy sposÛb roz-
w danej chwili ìdopuszczonyî do nia kaÅ‚dego bajtu. wiÄ…zano interfejsy wejÅ›ciowo-wy-
magistrali I2C. Sygnały START i STOP wyzna- jściowe w układach I2C. Obydwie
Podstawowym fragmentem in- czają przesłanie kompletnego blo- linie SDA i SCL są zazwyczaj
formacji przesyłanej po szynie I2C ku informacji. Poniewał transmisja dwukierunkowe, tzn. mogą praco-
jest bit. Na rys. 3 pokazano, po szynie I2C jest z załołenia 8- waĘ jako wejście lub wyjście (rys.
w jaki sposÛb jest to robione. bitowa, konieczne jest synchroni- 9). Jako bufory wyjÅ›ciowe zasto-
Podczas trwania logicznej ì1î na zowanie przesÅ‚ania kaÅ‚dego bajtu. sowano tranzystory z otwartym
linii zegarowej SCL, stan linii Odbywa siÍ to na drodze potwier- drenem (w ukÅ‚adach bipolarnych
danych SDA nie moÅ‚e siÍ zmie- dzenia odebrania bajtu przez ukÅ‚ad sÄ… to tranzystory z otwartym ko-
niaĘ. Na rys. 4 przedstawiono podrzÍdny (Slave), przy pomocy lektorem). DziÍki zastosowaniu ta-
algorytm transmisji pojedynczego sygnału ACK (z ang. ACKNOW- kiego rozwiązania mołliwe jest
bitu danych. Mołna go zastoso- LEDGE, czyli potwierdzenie). Aby jednoczesne podłączenie wielu
waĘ dla kaÅ‚dego mikrokontrolera, uzyskaĘ od Slave'a sygnaÅ‚ po- ukÅ‚adÛw do jednej linii magistrali.
naleły tylko samodzielnie zapro- twierdzenia, układ Master musi Dla poprawnej pracy interfejsu
jektowaĘ opÛünienia wynikajÄ…ce wygenerowaĘ kolejny, dziewiÄ…ty I2C niezbÍdne jest ìpodwieszenieî
z wymogÛw standardu. dla kaÅ‚dego bajtu impuls zegaro- linii SCL i SDA do plusa zasilania
wy. W tym czasie na linii danych (w inny sposÛb nie jest moÅ‚liwe
SDA musi pojawiĘ siÍ stan logicz- uzyskanie napiÍcia odpowiadajÄ…ce-
nego ì0î generowany przez Slavea go logicznej ì1î). WartośĘ rezys-
(MASTER odÅ‚Ä…cza siÍ od linii tancji rezystorÛw ìpodwieszajÄ…-
SDA, poprzez ustawienie bufora cychî naleÅ‚y dobraĘ w zaleÅ‚noÅ›ci
wyjÅ›ciowego w stan ì1î). Brak od fizycznej dÅ‚ugoÅ›ci magistrali,
potwierdzenia od strony Slavea pojemności pasołytniczych (w
powoduje, Å‚e Master generuje syg- skÅ‚ad ktÛrych naleÅ‚y wliczyĘ takÅ‚e
naÅ‚ STOP. Przebieg caÅ‚ego cyklu pojemnoÅ›ci wejÅ›ciowe ukÅ‚adÛw do-
przesÅ‚ania dwÛch bajtÛw przedsta- Å‚Ä…czonych do magistrali) i Å‚Ä…danej
wiono na rys. 7. Na rys. 8 szybkości transmisji. Na rys. 10
przedstawiono najczÍÅ›ciej spotyka- przedstawiono wykres obrazujÄ…cy
nÄ… ramkÍ danych przesyÅ‚anÄ… po- zaleÅ‚nośĘ pomiÍdzy pojemnoÅ›ciÄ…
przez I2C. KaÅ‚da transmisja jest pomiÍdzy liniami SCL i SDA
inicjowana przez Mastera i rozpo- i maksymalną wartością rezystancji
czyna siÍ od wygenerowania syg- rezystorÛw ìpodwieszajÄ…cychî.
naÅ‚u START. NastÍpnie przesyÅ‚any SzybkośĘ transmisji dla przedsta-
jest (takłe przez Mastera) 7-bitowy wionego przykładu nie mołe prze-
adres układu Slave. Przy pomocy kraczaĘ standardowo 100kHz.
Rys. 6. Algorytm przedstawiajÄ…cy
sposób przesłania bajtu danych. Rys. 7. Wykres czasowy przedstawiający transfer dwóch bajtów danych.
Elektronika Praktyczna 6/98
36
Interfejs I2C
skonstruowany, Å‚e po
WYKAZ ELEMENTÓW
pierwszym wpisie do-
Wersja podstawowa
wolnej danej pod adres
Rezystory
wybrany przez ułyt-
R1: 2,7k&!
kownika, układ
R2, R3: 68&!
PCF8584 jest automa-
R4, R5: 5,1k&!
tycznie konfigurowany
Rys. 8. Format typowej ramki przesyłanej
Kondensatory
do pracy w trybie 80xx.
magistralÄ… I2C.
RozwiÄ…zanie takie oka- C1, C2, C3, C4: 100nF
Na tym zakoÒczymy opis przy- zaÅ‚o siÍ niezbÍdne, poniewaÅ‚ we- C5, C6: 10µF/10V
bliłający podstawowe zasady prze- jściowy interfejs sterujący US2
C7: 47µF/10V
syÅ‚ania sygnaÅ‚Ûw z wykorzysta- moÅ‚na zaadaptowaĘ takÅ‚e do
Półprzewodniki
niem I2C. Rozszerzenia i udosko- wspÛÅ‚pracy z procesorami firmy
US1: GAL20V8B - zaprogramowany
nalenia tego standardu, a takłe Motorola. O sposobie skonfiguro-
AVT-265
sposÛb arbitraÅ‚u w systemach wania decyduje pierwszy dostÍp
US2: PCF8584P
z kilkoma Masterami przedstawi- do układu po jego wyzerowaniu.
D1, D2: 1N4148 lub podobne
my w ostatniej czÍÅ›ci artykuÅ‚u. Selekcji adresu bazowego kar-
Różne
ty mołna dokonaĘ na dwa spo-
X1: 6MHz oscylator
Opis ukÅ‚adu soby: poprzez zmianÍ poÅ‚oÅ‚enia
JP1: podwójna, pięciopozycyjna
Przechodzimy teraz do omÛ- jumpera na zÅ‚Ä…czu JP1 lub po-
listwa gold-pin z jumperem
wienia konstrukcji interfejsu. przez przeprogamowanie układu
G1: gniazdo Mini DIN6
Schemat elektryczny proponowa- ispGDS14. Na rys. 12 przedsta-
Sw1: przycisk chwilowy
nego rozwiÄ…zania znajduje siÍ na wiona zostaÅ‚a taka modyfikacja
Åšledz mocujÄ…cy kartÄ™
rys. 11. Jak widaĘ, jest to urzą- układu z rys. 11, aby w miejsce
dzenie bardzo proste, co było złącza JP1 zainstalowaĘ układ
Opcje
moÅ‚liwe do osiÄ…gniÍcia dziÍki US3.
US3: ispGDS14-7J zamiast JP1
zastosowaniu dwÛch nowoczes- PoniewaÅ‚ ukÅ‚ady ispGDS sÄ…
(z podstawkÄ… PLCC20)
nych ukÅ‚adÛw scalonych. stosunkowo maÅ‚o znane wÅ›rÛd
X1: DS1075M-060ES lub -066ES
UkÅ‚ad programowalny US1 elektronikÛw w naszym kraju, po-
zaprogramowany 6MHz (zamiast
(GAL20V8) speÅ‚nia rolÍ dekodera krÛtce przedstawimy ich strukturÍ
standardowego generatora 6MHz)
adresowego, ktÛry pozwala dośĘ i moÅ‚liwoÅ›ci.
G2: 8-stykowe gniazdo
swobodnie ustaliĘ parÍ adresÛw,
telefoniczne (stosować tylko
pod ktÛrymi interfejs bÍdzie wi-
w przypadku zastÄ…pieniu JP1
doczny w przestrzeni I/O kompu-
układem US3)
tera PC. Na list. 1 przedstawiony
zostaÅ‚ opis dekodera w jÍzyku
CUPL, ktÛry po skompilowaniu
Listing 1.
i wygenerowaniu wynikowego pli-
NAME avt265;
ku programującego umołliwił za-
REV 1.2;
DESIGNER Piotr Zbysinski;
programowanie matrycy pamiÍcio-
COMPANY B T C;
wej US1. Uwałni Czytelnicy za-
DEVICE g20v8;
uwałą na list. 1, łe sygnał z linii
/* **************************************** */
adresowej A0 jest ìprzepuszcza- /* * * */
/* * Dekoder adresowy do karty I2C * */
nyî przez US1 bez Å‚adnych mo-
/* * * */
/* **************************************** */
dyfikacji. Jest to pozostałośĘ po
prÛbach prowadzonych na egzem-
/* INPUTS */
Rys. 10. Wykres przedstawiajÄ…cy
pin [1..10] = [A0..A9];
plarzu modelowym, bez wiÍksze-
zależność pomiędzy wartością RP i
pin 11 = RES_IN;
go znaczenia dla praktycznego
pin 13 = IOWR;
pojemnością linii magistrali.
pin 14 = WR_ENA;
działania karty. Dekoder jest tak
pin 23 = AEN;
/* OUTPUTS */
pin [17..21] = ![SEL4..0];
pin 15 = !RES_OUT;
pin 16 = !WR_OUT;
pin 22 = A0_OUT;
/* DECLARATIONS AND INTERMEDIATE VARIABLE */
/* DEFINITIONS */
field ADDRESS = [A0..A9];
/*LOGIC EQUATIONS*/
SEL0 = ADDRESS: h 31e # ADRES: h 31f;
SEL1 = ADDRESS: h 31c # ADRES: h 31d;
SEL2 = ADDRESS: h 31a # ADRES: h 31b;
SEL3 = ADDRESS: h 318 # ADRES: h 319;
SEL4 = ADDRESS: h 316 # ADRES: h 317;
RES_OUT = RES_IN;
A0_OUT = A0;
WR_OUT = !WR_ENA & !IOWR;
Rys. 9. Budowa portów I/O typowych układów I2C.
Elektronika Praktyczna 6/98
37
Interfejs I2C
Rys. 11. Schemat elektryczny interfejsu.
Seria ukÅ‚adÛw GDS (ang. Ge-
neric Data Switch) jest autorskim
opracowaniem firmy Lattice. Po-
dobnie do innych ukÅ‚adÛw pro-
gramowalnych isp sÄ… one repro-
gramowalne w systemie, poprzez
prosty interfejs szeregowy.
WewnÍtrzna struktura ukÅ‚adÛw
ispGDS przypomina matrycÍ prze-
Å‚Ä…cznikÛw, ktÛre moÅ‚na w dowolny
sposÛb programowaĘ (wÅ‚Ä…czone/wy-
łączone). Układ ispGDS14 ma dwa
porty I/O (Bank A i Bank B, rys.
13), ktÛrych wyprowadzenia moÅ‚na
zesobąłączyĘ(programowaĘ) w do-
wolnym kierunku, mołliwe jest
negowanie Å‚Ä…czonych sygnaÅ‚Ûw lub
ustalanie na wybranym wyjściu
poziomu logicznego ìna staÅ‚eî (rys.
14). Tak wiÍc ukÅ‚ad ispGDS14
doskonale nadaje siÍ do zastÄ…pienia
kilku standardowych przeÅ‚Ä…cznikÛw
wykorzystywanych do konfiguracji
lub programowania urzÄ…dzenia,
przy czym zmiana ìpoÅ‚oÅ‚eniaî
przełącznika wymaga kałdorazowej
zmiany pliku programujÄ…cego wpi-
Rys. 12. Schemat elektryczny przedstawiający sposób zastąpienia JP1
sywanego do matrycy pamiÍciowej
układem ispGDS14 (moduł A na schemacie z rys. 11).
układu.
Elektronika Praktyczna 6/98
38
Interfejs I2C
Rys. 13. Budowa wewnętrzna układu ispGDS14.
UkÅ‚ad US2 musi byĘ taktowa- logiczny AND, dziÍki ktÛremu
Rys. 14. Możliwość skonfigurowania
ny prostokątnym sygnałem zega- układ US2 jest kałdorazowo ze-
układu ispGDS14.
rowym, ktÛry jest generowany rowany po wÅ‚Ä…czeniu komputera
przez oscylator X1. W egzempla- i moÅ‚e byĘ zerowany takÅ‚e rÍcz- do stosowania w magistralach AC-
rzu modelowym zastosowano os- nie przy pomocy przycisku Sw1. CESS.bus (pochodna I2C). Umoł-
cylator kwarcowy o czÍstotliwoÅ›ci Rezystory R4 i R5 ìpodciÄ…gajÄ…î liwia ono proste doÅ‚Ä…czenie do-
6MHz, przeprowadzono takÅ‚e prÛ- linie SCL i SDA do plusa zasila- wolnego urzÄ…dzenia zewnÍtrzne-
bÍ zastÄ…pienia tego oscylatora nia, a R2 i R3 zapobiegajÄ… moÅ‚li- go, bez koniecznoÅ›ci ingerencji
przez scalony, programowany ge- woÅ›ci uszkodzenia obwodÛw we- we wnÍtrze komputera.
nerator DS1075 firmy Dallas. Spo- jściowych US2. Piotr Zbysiński, AVT
sÛb jego wykorzystania przedsta- Wszystkie sygnaÅ‚y I2C oraz li-
wimy w kolejnej czÍÅ›ci artykuÅ‚u. nie zasilajÄ…ce wyprowadzone zo- W artykule wykorzystano ma-
Rezystor R1 ìpodciÄ…gaî do plu- staÅ‚y na zÅ‚Ä…cze G1. Zastosowano teriaÅ‚y firmy Philips, opublikowa-
sa zasilania wejÅ›cie zerujÄ…ce US2. typowe 6-stykowe gniazdo Mini- ne w katalogu ìI2C Peripheralsî
Diody D1 i D2 tworzÄ… funktor DIN, zalecane przez firmÍ Philips z roku 1996.
Elektronika Praktyczna 6/98
39