Układy cyfrowe
Układy logiczne (cyfrowe) konstruowane są w różnych
technologiach i na różnych poziomach opisu.
Poziomy opisu:
1) Bramki i elementarne układy pamięciowe (przerzutniki)
2) Bloki funkcjonalne: układy arytmetyczne (sumatory), liczniki,
rejestry.
Tworzą one nowe elementy konstrukcyjne, z których buduje się
złożone układy cyfrowe o różnorodnych zastosowaniach: układy
przetwarzania sygnałów, układy sterowania, specjalizowane
procesory, układy kryptograficzne...
I
T
P
W
ZPT
1
System cyfrowy
Dane
wejściowe
Sygnały
Układ operacyjny
sterujące
(Datapath)
Układ
Mikrooperacje
sterujący
wywoływane przez
(kontroler)
Stan części
sygnały sterujące
operacyjnej
I
T
Dane wyjściowe
P
W
ZPT
2
Cyfrowy zespół funkcjonalny CZF
UO - układ operacyjny US - układ sterujący
XZ D
D, F - przetwarzana informacja
(wektory binarne),
Z
X - sygnały warunków,
US UO
Z - sygnały sterujące
(mikrorozkazy)
XP
ZY
F
I
T
P
W
ZPT
3
Bloki funkcjonalne
X  wejścia sygnałów
reprezentujących dane
X
wejściowe
Y  wyjścia sygnałów
reprezentujących dane
S
P
wyjściowe,
BF
S  wejścia sterujące,
P  wyjścia predykatowe,
sygnalizujące pewne
szczególne stany
clk
Y
przetwarzania danych oraz
I
T
clk  wejście zegarowe.
P
W
ZPT
4
Bloki funkcjonalne
B. kombinacyjne B. sekwencyjne Pamięci
Układy Układy Rejestry (RAM)
ROM
Liczniki
arytmetyczno- Komutacyjne
-logiczne Równoległe
Zliczające
MUX Przesuwające
W górę
Sumator DMUX
W dół
Układ odejmujący DEC
I
T
P
W
ZPT
5
Multipleksery, demultipleksery
e e
y0
d0
y
d1
d
y1
dN-1
yN-1
N = 2n
MUX
DMUX
an-1 a0 an-1 a0
N-1
yk = ePk(A)d
y = e
"P (A)dk
k
k=0
I
k = L(A), Pk  pełny iloczyn
T
P
W
ZPT
6
Multipleksery
N-1
"
y = e P (A)d
Dla n = 1 (MUX 2 : 1):
k k
k=0
gdzie Pk(A) oznacza pełny
y = ad + ad
0 1
iloczyn zmiennych
dla n = 2 (MUX 4 : 1):
an 1,...,a0, prostych lub
zanegowanych, zgodnie z
y = a a d + a a d + a a d + a a d
1 0 0 1 0 1 1 0 2 1 0 3
reprezentacją binarną liczby
k.
dla n = 3 (MUX 8 : 1):
y = a a a d + a a a d + a a a d + a a a d +
2 1 0 0 2 1 0 1 2 1 0 2 2 1 0 3
I
+ a a a d + a a a d + a a a d + a a a d
2 1 0 4 2 1 0 5 2 1 0 6 2 1 0 7
T
P
W
ZPT
7
Multiplekser
e=1
0
0
1
1
0 1 1
0
2
y = a1a0d0 + a1a0d1 + a1a0d2 + a1a0d3
1
3
0 0
I
0 1
T
P
1 1
W
ZPT
8
Demultiplekser
e=1
y0 = a1a0d
1 0 0
0
y1 = a1a0d
0 1 0
1
1
y2 = a1a0d
2
0 0 0
3
0 0 1
y3 = a1a0d
0 0
0 1
I
1 1
T
P
W
ZPT
9
Multipleksery, demultipleksery
e
e
a0
a0
d0
a1
a1
d1
y
y
d2
d3 d
I
Multiplekser Demultiplekser
T
P
W
ZPT
10
Multipleksery kaskadowe, grupowe
A
A
B
B
Multiplekser kaskadowy Multiplekser grupowy
I
T
P
W
ZPT
11
Bloki komutacyjne
b
b
X
0 Y0
X Y
j X Yj
X
N-1 YN-1
n
n
S
S
Multiplekser służy do wybierania
Demultiplekser służy do
jednego z wielu słów wejściowych i
przesyłania słowa wejściowego
przesyłania go na wyjście. Na wyjściu
na jedno z wielu wyjść; numer
I
T
Y pojawia się słowo wejściowe
tego wyjścia jest równy
P
wskazane adresem A (wg naturalnego
W
aktualnej wartości adresu.
kodu binarnego).
ZPT
12
Zastosowanie MUX/DMUX do realizacji funkcji boolowskich
0
0 0
1
1 1
0
2 2
0
3 3
0
4 4
0
5 5
y = Ł(1,7,11,13,14,15)
0
6 6
y
1 7 7
0 8 8
y b
0 9 9
10 10
0
11 11
1
12 12
0
13 13
1
14 14
1
15 15
1
Istnieją układy FPGA,
I
x1 x2 x3 x4
x1 x2 x3 x4
w których komórki są
T
P MULTIPLEKSERAMI
W
Ich synteza metody BDD



ZPT
13
Dekoder
DMUX e
y0
y0
a0
a1
y1
d
y1
an-1
yN-1
yN-1
N = 2n
an-1 a0
I
T
P
W
ZPT
14
Realizacja funkcji na dekoderach
0
1
2
3
4 0
5 1
F1
6 2
F
7 3
F2
8 4
9 5
F3
10 6
11 7
12
13
F1 = Ł(1,3,5)
14
x1 x2 x3
F2 = Ł(1,3,7)
15
F3 = Ł(0,3,6)
I
T
x1 x2 x3 x4
y = Ł(1,7,11,13,14,15)
P
W
ZPT
15
Układy arytmetyczne
Najprostszy sumator  ripple carry adder
A B
a)
n
n b)
a
n-1 b a bi a b
n-1 i 0 0
c0
c n
cn
ci+1
ci c1
Ł
Ł c0
Ł Ł
cn-1
yn-1
yi y0
n
Y
I
T
P
W
ZPT
16
Funkcje logiczne sumatora
a b c co y
ab
c 00 01 11 10
0 0 0 0 0
0 0 1 0 1
0 0 1 0 1
1 1 0 1 0
0 1 0 0 1
y = cab("cab ("cab("cab = c(a�"b)("c(a�"b)
0 1 1 1 0
1 0 0 0 1
y = c�"a�"b
ab
1 0 1 1 0
c 00 01 11 10
1 1 0 1 0
0 0 0 1 0
1 1 1 1 1
1 0 1 1 1
yi = ai �" bi �" ci
I
co = ab("c(a("b) = ab("c(a�"b)
T
P
ci +1 = aibi ("ci(ai ("bi)
W
ZPT
17
Sumator/układ odejmujący
B
A
Y = A + B �" c0 + c0;
n
c0 " {0,1}
XOR
n Dla c0 = 0
n
Y = A + B
c0
c
n
1
0
Ł
+
Dla c0 = 1
n
Y = A + + 1 = A  B
B
Y
I
T
+ 1= -B|U2
B
P
W
ZPT
18
Naturalny kod binarny - NKB
ANKB =< an 1 ,..., aj ,..., a0 > " {0,1}
n-1
j
()
AD = L ANKB = a 2
"
j
j=0
I
T
P
W
ZPT
19
Kod U2
AU2 = , gdzie aj " {0,1}
n-2
( )
AD = L AU2 = -an-1 �"2n-1 + 2j
"aj
j=0
Bit an 1 można interpretować jako bit znaku. Jeśli an 1 = 0, to liczba
jest dodatnia; jeśli an 1 = 1 to liczba jest ujemna; pozostałe bity
stanowią uzupełnienie (różnicę) wartości liczby do najwyższej
potęgi liczby 2
<0101>%U2 = +5%D; <1011>%U2 = 5%D
I
Zakres:  2n 1 d" AD d" 2n 1  1
T
P
W
ZPT
20
Sumator z przeniesieniami równoległymi
Look-ahead carry adder
W sumatorze z
przeniesieniami
ci+1 = aibi (" ci(ai (" bi)
równoległymi wszystkie
Gi = aibi
przeniesienia są wytwarzane
Hi = ai (" bi
jednocześnie na podstawie
Wtedy:
bitów sumowanych
yi = ci �" (Hi ) składników.
Gi
yi = ci �" [(ai (" bi) ( )] = ai �" bi �" ci ci+1 = Gi (" Hici
ai (" bi
I
T
P
W
ZPT
21
Sumator z przeniesieniami równoległymi c.d.
a0 b0 a1 b1
ci+1 = Gi (" Hici
c0
c1 = G0 (" H0c0 G0 H0 G1 H1
c2 = G1 (" H1c1 =
c0
= G1 (" H1(G0 (" H0c0) =
= G1 (" H1G0 (" H1H0c0
CC
(funkcja 5 arg.)
FF
c2
c1
y0 y1
yi = ci �" (Hi )
Gi
I
T
P
W
ZPT
22
Zastosowania
A
B
n
n
Jednostka arytmetyczno-logiczna
Yn-1
Arytmometr (układ wykonawczy:
Z
S
OVR
mikrokontrolera, procesora
P
sygnałowego)
G
ALU
c0
cn
n
Inne układy
arytmetyczne:
Y
układy mnożące
...są budowane z sumatorów
układy kryptograficzne
I
T
P
W
ZPT
23
Komparator
ik = ak �" bk
A = a3a2a1a0 B = b3b2b1b0
A eq B = i3i2i1i0
ak `" bk A < B, gdy ak = 0, bk =1
A > B, gdy ak = 1, bk =0
A > B = a3b3 + i3a2b2 +i3i2a1b1 + i3i2i1a0b0
A eq B + A gt B
A < B =
I
T
P
W
ZPT
24
Komparator 4-bitowy
a 3 i 3
ik = ak �" bk
b 3
a 2 i 2
b 2
A = B
AeqB
a 1 i 1
b 1
a 0 i 0
b 0
A < B
AltB
A > B
AgtB
I
T
P
W
ZPT
25