11.UKA
ADY CYFROWE (UKA
ADY LOGICZNE)
11.1. WPROWADZENIE
S S
WE WY
Układy analogowe (UA) to
rodzaj układów elektronicznych, w
t t
których przetwarzane sygnały mogą
UA
przyjmować dowolną wartość z
określonego przedziału.
WE WY
Układy cyfrowe (UC) to rodzaj S S
WE WY
H H
układów elektronicznych, w których
przetwarzane sygnały przyjmują
t
t
L L L
UC
zazwyczaj tylko dwa poziomy,
oznaczane literami H (wysoki -
WE WY
high) i L (niski - low).
Poziomom sygnału przypisuje się wartości logiczne 0 lub 1.
Patrząc na sygnały jako na zmienne logiczne, działanie układów
cyfrowych można przedstawić jako wykonywanie operacji logicznych na
tych zmiennych. Sygnałom wejściowym odpowiadają zmienne będące
argumentami tych operacji, zaś wyjściowym  zmienne będące wynikami.
Z tego względu do opisu i analizy właściwości
układów cyfrowych jest stosowany aparat pojęciowy
logiki matematycznej  algebry ��
ZATEM:
Układy cyfrowe (fizycznie istniejące) modeluje się za pomocą
układów logicznych (tworów abstrakcyjnych)
- 1 -
11.2. POZIOMY LOGICZNE
Poziomom sygnału przypisuje się wartości logiczne: prawda i fałsz,
oznaczane symbolami odpowiednio 1 i 0.
Są dwa sposoby przyporządkowania poziomom sygnału wartości
logicznych: w logice dodatniej poziomowi wysokiemu odpowiada 1
(prawda) a niskiemu 0 (fałsz), natomiast w logice ujemnej  odwrotnie.
Poziom sygnału
niski L wysoki H
dodatnia 0 1
Logika
ujemna 1 0
W elektronicznych układach cyfrowych nośnikiem sygnału najczęściej
jest napięcie,
ze względu na:
ż� wahania napięcia zasilającego
ż� rozrzut parametrów elementów
ż� szumy i zniekształcenia
nie ma ściśle określonej wartości, stąd też wartościom logicznym
odpowiadają nie wartości napięć, ale zakresy (obszary) napięć.
Reprezentacja zmiennej logicznej za pomocą poziomów napięciowych
U U
1
H
H 1
obszar
zabroniony
L 0 L
0
reprezentacja idealna reprezentacja rzeczywista
Gdy napięcie przyjmuje wartość nie należącą do żadnego z wyróżnionych
zakresów, wówczas wartość logiczna sygnału nie jest określona!
- 2 -
11.3. FUNKTORY LOGICZNE
Logika matematyczna uczy, że
każdą funkcje logiczną (funktor) można złożyć z kombinacji trzech
podstawowych działań logicznych: negacji (inwersji  nie  NOT),
sumy (alternatywy  lub- OR) oraz iloczynu (koniunkcji  i  AND).
Urządzenia elektroniczne realizujące te funkcje nazywamy bramkami,
odpowiednio NOT, OR i AND.
Bramka scharakteryzowana jest poprzez nazwę, symbol graficzny,
funkcje logiczne oraz tablicę prawdy.
Nazwa Symbol Funkcja Tablica prawdy
A WY
NOT A WY
0 1
WY =� A
1 0
na wyjściu
A B WY
pojawia się zero
0 0 0 wtedy i tylko
A
wtedy, kiedy
OR
WY WY =� A +� B
0 1 1
oba sygnały na
B
wej. posiadają
1 0 1
wartość
1 1 1
logiczną zero
na wyjściu
A B WY
pojawia się
0 0 0 sygnał 1 wtedy i
A
tylko wtedy,
AND WY WY =� AB
0 1 0
kiedy oba
B
sygnały wej.
1 0 0
posiadają
1 1 1
wartość
logiczną jeden
- 3 -
UWAGA: Bramki można rozpatrywać jako swoiste połączenie kluczy
elektronicznych
EKSPERYMENT
Założenia:
ż� sygnał wejściowy układu określa pozycję klucza
przypisanego danemu wejściu; poziom wysoki wymusza
zwarcie klucza, natomiast poziom niski  rozwarcie klucza,
czyli:
H �� zwarcie , L �� rozwarcie
ż� stan wyjścia układu (poziom sygnału wyjściowego) określa
dioda LED (świecenie  stan wysoki H).
NOT OR AND
+3V +3V +3V
A
A
_
B
A WY=A WY=AB
B
WY=A+B
A WY A B WY A B WY
L L L
L H L L L
L H L
H L L H H
H L L
H L H
H H H
H H H
Dioda nie świeci wtedy i Dioda świeci wtedy i tylko
tylko wtedy, kiedy oba wtedy, kiedy oba klucze są
klucze są rozwarte zwarte
Problem: Jak zrealizować klucz elektroniczny?
- 4 -
Rozwiązanie: Można wykorzystać diody i tranzystory !
PRZYKA
ADY:
�� układ diodowy bramki OR
Jeżeli na obydwu wejściach jest 0
logiczne, to również wyjście jest w stanie 0.
Jeżeli do jednego z wejść zostanie
D1
doprowadzone napięcie dodatnie (1
Uwe1 Uwy logiczna), to na wyjściu wystąpi również to
D2 napięcie (zmniejszone o spadek napięcia na
Uwe2 R
przewodzącej diodzie). Przy doprowadzeniu
dwóch napięć wejściowych, wartość napięcia
jest określona przez wartość napięcia o
Napięcie wyjściowe ma więc większej wartości.
wartość dodatnią, jeżeli jedno lub dwa
napięcia wejściowe mają wartość dodatnią. W logice dodatniej jest to
zatem element OR.
�� układ diodowy bramki AND
Jeżeli co najmniej na jednym z wejść
+U
CC
poziom napięcia przyjmuje 0 logiczne, to
odpowiednia dioda jest spolaryzowana w
R
kierunku przewodzenia, przez rezystor R
płynie prąd i prawie całe napięcie zasilające
UCC odkłada się na rezystorze. Oznacza to, że
D1
na wyjściu panuje napięcie zbliżone do zera.
Jeżeli na obu wejściach jest napięcia mają
Uwe1
Uwy wartość 0 logicznego to obydwie diody
D2
przewodzą.
Uwe2
Jedynie w przypadku gdy na obydwa wejścia jednocześnie podane są
napięcia o poziomie 1 logicznej (umożliwiające polaryzację zaporową
diod), żadna z diod nie przewodzi i dzięki temu potencjał wyjścia osiąga
poziom 1 logicznej. W logice dodatniej jest to zatem element AND.
- 5 -
�� układ diodowo-tranzystorowy bramki NAND
Na wejściu znajduje
+U
CC
się układ logiczny AND
złożony z dwóch diod
wejściowych D1 i D2
RC
R1
oraz diod szeregowych
D3 i D4. Diody są
zasilane ze z
ródła
napięcia UCC poprzez
D1 D3 D4
rezystory R1 i R2. Diody
Uwy D3 i D4 podnoszą próg
Uwe1
R2 UBE
przewodzenia złącza
D2
baza-emiter zapewniając
Uwe2
prawidłowe działanie
układu.
AND NOT
Tranzystor jest w układzie elementem pełniącym rolę separatora i
jednocześnie wykonuje funkcję logiczną NOT - odwracając fazę przebiegu
sterującego bazę.
Gdy podawane na wejście bramki NOT napięcie ma poziom niski L
(UBE<0,7V), wówczas tranzystor nie przewodzi  jest zatkany  na jego
kolektorze występuje napięcie (Uwy) bliskie UCC, czyli wysoki poziom
napięcia H.
Jeżeli natomiast napięcie UBE ma odpowiednio dużą wartość, czyli na
wejściu bramki NOT występuje wysoki poziom napięcia H, to tranzystor
jest nasycony i na jego kolektorze niski poziom napięcia L.
Uwy
Uwe1 Uwe2 UBE UWY
U =5V (Uwy - poziom H)
CC
L L L H
L H L H
(Uwy - poziom L)
H L L H
U
CEsat
H H H L
UBE
ZATKANIE NASYCENIE
(UBE - poziom L) (UBE - poziom H)
- 6 -
11.4. KLASYFIKACJA UKA
ADÓW CYFROWYCH
Ze względu na technologię wykonania bramek wyróżnia się układy:
�� bipolarne
�� TTL : tranzystorowo- tranzystorowe (Transistor-Transistor Logic);
�� ECL : o sprzężeniu emiterowym (Emitter Coupled Logic);
�� I2L : ze wstrzykiwaniem nośników ładunku (Integrated Injection Logic);
�� unipolarne
�� NMOS : z tranzystorami z kanałem typu N;
�� PMOS : z tranzystorami z kanałem typu P;
�� CMOS : z tranzystorami komplementarnymi (Complementary MOS).
Z uwagi na charakter zależności stanu sygnału (sygnałów) wyjściowego
od stanów sygnałów wejściowych wyróżnia się układy:
�� kombinacyjne - stan sygnału wyjściowego zależy w każdej
chwili wyłącznie od bieżącego stanu sygnałów
wejściowych, do układów kombinacyjnych
należą m.in.:
ż� bramki;
ż� kodery, dekodery;
ż� komparatory;
ż� sumatory.
�� sekwencyjne - stan sygnału wyjściowego zależy nie tylko od
aktualnego poziomu sygnałów wejściowych,
ale również poprzedniego stanu układu.
- 7 -
11.5. PODSTAWOWE PARAMETRY UC
Do najważniejszych parametrów układów cyfrowych zalicza się
��czas propagacji tP
Zmiana sygnału wyjściowego spowodowana zmianą sygnału wejściowego nie
następuje natychmiast, lecz z opóz
nieniem. Opóz
nienie to może być inne przy
zmianie sygnału wej. z poziomu H na L i inne przy zmianie odwrotnej. Jako
miarę opóz
nienia przyjmuje się czas propagacji będący średnią czasów
opóz
nienia przy zmianach sygnałów w obu kierunkach
H
S
WY
L
tP LH +� tP HL
tp =�
H
2
S
WE L
t t
P LH P HL
��moc strat PS
Jest to moc pobierana przez układ . Określa się ją w sposób uproszcony
wartością iloczynu napięcia zasilania układu i średniego prądu pobieranego
przez układ ze z
ródła zasilania:
PS =� UzasIśr
��obciążalność Nmax
Określa liczbę wejść innych układów, które można dołączyć do wyjścia
danego układu.
- 8 -
�� Margines zakłóceń M (odporność na zakłócenia)
Określa dopuszczalne wartości amplitudy sygnału zakłócającego nie
powodujące jeszcze nieprawidłowej pracy układu. Marginesy zakłóceń ML dla
stanu niskiego i MH dla stanu wysokiego na wejściu bramki można określić na
podstawie jej charakterystyki przejściowej:
Uwy
Uwy Hmin
M =� Uwe L max -�Uwy L max
L
M =� Uwy H min -�Uwe H min
H
Uwe
Uwy Lmax
Uwe Lmax Uwe Hmin
ZESTAWIENIE PORÓWNAWCZE
Parametr
technologie tPtyp PStyp Zasilanie Mtyp
Nmax
[ns] [mW] [V] [V]
TTL 2 - 33 1-23 10 5 1
ECL 1-3 25-60 63-92 -5,2 0,2
Dwa lub trzy z
PMOS 35-300 0,5-1,5 > 20 0,7-1,5
-27...+27
jedno do trzech
NMOS 15-150 1 > 20 1
z -15...+15
CMOS 50 10 nW > 50 3-18 0,45 Uzas
typ. - typowe wartości
- 9 -
bipolarne
unipolarne
11.6. UKA
ADY SEKWENCYJNE
W układach sekwencyjnych stan sygnału wyjściowego jest nie tylko
funkcją bieżących poziomów sygnałów wejściowych, ale również
poprzedniego stanu układu.
W układach tych występują więc elementy pamięciowe
(przerzutniki), dzięki którym może być realizowana zależność
aktualnego stanu układu sekwencyjnego od jego stanu poprzedniego.
Zależnie od trybu pracy elementów pamięciowych, układy
sekwencyjne dzieli się na:
�� asynchroniczne - zmiana stanu na wyjściach układu następuje
bezpośrednio po zmianie stanu na jego
wejściach;
�� synchroniczne - zmiana stanu wyjść odbywa się w chwilach
wyznaczonych sygnałem synchronizującym.
11.6.1. PRZERZUTNIK
to układ mający dwa stany równowagi trwałej, przy czym w każdym z
tych stanów przerzutnik może pozostawać dowolnie długo,
natomiast przejście z jednego stanu równowagi do drugiego następuje
tylko pod wpływem zewnętrznego sygnału wyzwalającego
- 10 -
�� PRZERZUTNIK asynchroniczny RS
wejście
wyjście
zerujące
Ten typ przerzutnika RS proste
(R- reset, S- set), można R Q
utworzyć z dwóch bramek
NOR (negacji sumy logicznej)
połączonych w układzie
Q
S
wyjście
wejście
(dodatniego) sprzężenia
zanegowane
ustawiające
zwrotnego.
Wejście S jest nazywane wejściem ustawiającym, a wejście R 
kasującym. Jeżeli w stanie spoczynku na obu wejściach panuje stan 0  to
przerzutnik jest ustawiony w pewnym stanie zależnym od poprzednich
wartości logicznych na wejściach, a jeżeli napięcie zasilające zostało
właśnie włączone  to stan przerzutnika jest przypadkowy.
Przerzutnik RS zmienia swój stan tylko wówczas, gdy na wejściach
R i S są różne stany logiczne.
tabela stanów
S R Q
Q
R
Q
0 0
Qn-1 Qn-�1
1 0 1 0
0 1 0 1
Q
S
1 1 - -
Stan logicznie zabroniony
- 11 -
�� PRZERZUTNIK synchroniczny RS
�� PRZERZUTNIK typu D
11.6.2. REJESTR SZEREGOWY
11.6.3. LICZNIK BINARNY
- 12 -