Alpha HOWTO: Kilka uwag o zegarach Następna strona Poprzednia strona Spis treści 5. Kilka uwag o zegarach Wszystkie obecnie produkowane procesory Alpha używają szybkich zegarów, ponieważ ich mikroarchitektury zostały zaprojektowane w tzw. systemie krótkich cykli zegara (short-tick design). Dlatego też żadna z szyn systemowych nie musi działać z potwornymi prędkościami. W 21066(A), 21064(A) i 21164 zewnętrzna pamięć cache (Bcache) jest całkowicie pogramowalna, nawet do rozdzielczości zegara CPU. Na przykład w 275MHz-owym procesorze czas dostępu czytania Bcache może być kontrolowany z szybkością 3.6ns. W 21066(A) zegar DRAM jest także programowalny, do rodzielczości zegara CPU (nie zegara PCI, zegara procesora). W 21064(A) i 21164(A), częstotliwość szyny systemowej jest mnożnikiem częstotliwości zegara CPU. Większość płyt głównych 21064 taktuje szynę systemową zegarem o częstotliwości 33MHz. Płyty główne, używające 21066 mogą taktować PCI każdą częstotliwością relatywną do częstotliwości CPU. Jednakże PCI powinno być taktowane częstotliwością 33MHz. Płyty używające chipsetu APECS (zobacz sekcję Chipsety) taktują szynę systemową częstotliwością równą częstotliwości szyny PCI. Znaczy to, że obie szyny działają zwykle na 25 lub 33MHz (ponieważ te częstotliwości po pomnożeniu są równe częstotliwości procesora). Zegar kontrolera DRAM na płytach APECS jest ustawiany programowo w granicach częstotliwości szyny systemowej procesora. Uwaga: Ktoś zasugerował, że wydajność jego 21066 była za niska, ponieważ kontroler pamięci tego procesora pracował tylko na 33MHz. Jednak superszybkie systemy 21064A posiadają kontrolery pamięci taktowane ,,tylko'' 33MHz. Następna strona Poprzednia strona Spis treści