Alpha HOWTO Autor: Neal Crook [e-mail], Digital Equipment (edycja: David Mosberger [e-mail]) v0.11, 6 Czerwca 1997 WWeerrssjjaa ppoollsskkaa:: LLeesszzeekk UUrrbbaaÅ„Å„sskkii ttyyggrryyss@@ffiiddoonneett..oorrgg..ppll v0.1, 22 Lipca 1998 Ten dokument jest ogólnym przedstawieniem istniejÄ…cych procesorów Alpha, chipsetów do nich, oraz systemów opartych na tych procesorach. OpisujÄ™ sprzÄ™t, a nie oprogramowanie, ukazujÄ…c mój obszar doÅ›wiad­ czenia. Chociaż jestem pracownikiem Digital Equipment Corporation, nie jest to oficjalna wypowiedź Digitala, a wszystkie opinie tu wyrażone sÄ… moimi opiniami, nie zaÅ› Digitala. Dokument zostaÅ‚ napisany w stan­ dardzie ISO-8859-2. OryginaÅ‚ tego dokumentu znajduje siÄ™ pod adresem http://www.azstarnet.com/~axplinux/. ______________________________________________________________________ Table of Contents: 1. Co to jest Alpha 2. Czym jest Digital Semiconductor 3. Procesory Alpha 4. Wydajność 21064 i 21066 5. Kilka uwag o zegarach 6. Chipsety 7. PÅ‚yty główne 8. O bajtach 9. PALcode 10. Przenoszenie systemu na AlphÄ™ 11. WiÄ™cej informacji 12. Bibliografia 13. Od tÅ‚umacza ______________________________________________________________________ 11.. CCoo ttoo jjeesstt AAllpphhaa Alpha jest 64-bitowÄ… architekturÄ… RISC Digitala. Projekt Alpha zostaÅ‚ rozpoczÄ™ty w poÅ‚owie 1989 roku, jego celem byÅ‚o stworzenie wysokowydajnej alternatywy dla użytkowników VAX'a. Nie byÅ‚a to pierwsza architektura RISC zaprojektowana przez Digitala, ale jako pierwsza osiÄ…gnęła sukces rynkowy. Kiedy Digital ogÅ‚osiÅ‚ wyprodukowanie Alphy w marcu 1992, zdecydowaÅ‚ siÄ™ wejść na rynek półprzewodników, sprzedajÄ…c mikroprocesory Alpha. Alpha jest czasami nazywana AlphÄ… AXP, z tajemniczych powodów, które nie sÄ… warte wyjaÅ›niania. Wystarczy powiedzieć, że jest to jedno i to samo. 22.. CCzzyymm jjeesstt DDiiggiittaall SSeemmiiccoonndduuccttoorr Digital Semiconductor (DS) jest oddziaÅ‚em firmy Digital Equipment Corporation (Digital - nie lubimy nazwy DEC), który sprzedaje półprzewodniki. Do produktów Digitala zaliczajÄ… siÄ™ procesory (CPU), chipsety, mostki PCI-PCI i ukÅ‚ady peryferyjne PCI dla telekomunikacji i multimediów. 33.. PPrroocceessoorryy AAllpphhaa Obecnie istniejÄ… dwie generacje rdzenia CPU (core), które sÄ… implementacjÄ… architektury Alpha: · EV4 · EV6 SÄ… różne opinie na temat znaczenia ,,EV'' (uwaga D.M.: prawdziwa odpowiedź to oczywiÅ›cie ,,Electro Vlassic" ``[1]''), numer odpowiada generacji technologii CMOS Digitala, w której zostaÅ‚ wykonany rdzeÅ„. A wiÄ™c EV4 byÅ‚ pierwotnie zaimplementowany w CMOS4. Z biegiem czasu, procesor zwiÄ™ksza swojÄ… wydajność, poprzez optyczne pomniejszenie do nastÄ™pnej generacji procesu CMOS. EV45 jest wiÄ™c rdzeniem EV4 zaimplementowanym w technologii CMOS5. Istnieje duża różnica pomiÄ™dzy dostosowywaniem projektu do danej technologii, a implementowaniem go od podstaw w tej technologii (nie bÄ™dÄ™ siÄ™ jednak teraz w to wgÅ‚Ä™biaÅ‚). Jest też parÄ™ innych symboli: CMOS4S (pomniejszenie CMOS4) i CMOS5L. Prawdziwi technofile bÄ™dÄ… chcieli wiedzieć, że CMOS4 jest technologiÄ… 0.75 mikronowÄ…, CMOS5 jest technologiÄ… 0.5 mikronowÄ…, a CMOS6 0.35 mikronowÄ…. A oto konkretne procesory z różnymi rdzeniami: 2211006644--115500,,116666 EV4 (pierwotnie), EV4S (obecnie) 2211006644--220000 EV4S 2211006644AA--223333,,227755,,330000 EV45 2211006666 LCA4S (rdzeÅ„ EV4, z jednostkÄ… zmiennoprzecinkowÄ… EV4) 2211006666AA--223333 LCA45 (rdzeÅ„ EV4, ale z jednostkÄ… zmiennoprzecinkowÄ… EV45) 2211116644--223333,,330000,,333333 EV5 2211116644AA--441177 EV56 2211226644 EV6 RdzeÅ„ EV4 jest dwuinstrukcyjny (dual-issue), znaczy to, że może wykonać dwie instrukcje na jednostkÄ™ zegara, posiada superpotokowy rdzeÅ„ z jednostkÄ… liczb caÅ‚kowitych (superpipelined core with integer unit), jednostkÄ™ zmiennoprzecinkowÄ… i przewidywanie instrukcji (branch prediction). Jest w peÅ‚ni krosowalny (bypassed), korzysta z technologii 64-bitowej i oÅ›miokilobajtowych pamiÄ™ci cache, po jednej dla Instrukcji i Danych. Jednostki cache obsÅ‚ugujÄ… technologiÄ™ ,,write-through'' - nigdy nie zostajÄ… ,,zanieczyszczone''. RdzeÅ„ EV45 ma parÄ™ usprawnieÅ„ w stosunku do EV4 - usprawniono trochÄ™ jednostkÄ™ zmiennoprzecinkowÄ… i dodano 16KB cache (po jednym dla Instrukcji i Danych, obsÅ‚uguje parzystość). (uwaga D.M.: w wiadomoÅ›ci email Neil Crook zauważyÅ‚, że zmiany w jednostce FPU (jednostka zmiennoprzecinkowa, ang. floating point unit) poprawiajÄ… wydajność podzielnika. Podzielnikowi FPU EV4 dzielenie o pojedyÅ„czej precyzji zabiera 34 cykle zegara, a dzielenie o podwójnej precyzji 63 cykle (niezależnie od danych). Dla porównania FPU EV45 zabiera to zwykle 19 cykli (do 34) i 29 cykli (do 63) (zależnie od danych).) RdzeÅ„ EV5 jest czteroinstrukcyjny, superpotokowany, w peÅ‚ni krosowalny itp. Posiada 8 kilobajtowe pamiÄ™ci cache, po jednej dla I i D. Cache te obsÅ‚ugujÄ… metodÄ™ ,,write-through''. Ma też 96 kilobajtowy trójdrożny cache drugiego poziomu Scache (w procesorze), używajÄ…cy metody ,,write-back'' (może zostać zanieczyszczony). CaÅ‚kowity wzrost wydajnoÅ›ci EV4->EV5 jest wiÄ™kszy niż wzrost spowodowany samym zwiÄ™kszeniem szybkoÅ›ci zegara. ZostaÅ‚a też ulepszona mikroarchitektura, dla zmniejszenia opóźnieÅ„ producenta/klienta na niektórych trasach danych. EV56 posiada mikroarchitekturÄ™ podobnÄ… do EV5, jednakże dodaje nowe instrukcje dla 8 i 16-bitowych obciążeÅ„ (zobacz sekcjÄ™ ,,``O bajtach''''. Instrukcje te znajdujÄ… zastosowanie głównie w sterownikach urzÄ…dzeÅ„. RdzeÅ„ EV56 jest zaimplementowany w CMOS6, który jest technologiÄ… 2.0V. 21064 zostaÅ‚ ukoÅ„czony w marcu 1992. Używa rdzenia EV4, ze 128-bitowÄ… szynÄ… danych. Szyna obsÅ‚uguje ,,Å‚atwe'' podÅ‚Ä…czenie zewnÄ™trznego cache'u drugiego poziomu, z rozmiarem bloku 256 bitów. Zegar Bcache jest konfigurowalny caÅ‚kowicie programowo. 21064 może też być skonfigurowana do używania 64-bitowej szyny zewnÄ™trznej (nie jestem jednak pewien, czy jakakolwiek pÅ‚yta główna dostÄ™pna w sprzedaży używa tego trybu). 21064 nie wymusza żadnego sposobu używania Bcache'u, jednakże zazwyczaj jest on skonfigurowany jako write-back cache. 21064 zawiera obejÅ›cia pozwalajÄ…ce zewnÄ™trznemu sprzÄ™towi utrzymać zgodność cache'u z Bcache'm i wewnÄ™trznÄ… pamiÄ™ciÄ… podrÄ™cznÄ…, ale nie polecam tego sposobu. 21066 używa rdzenia EV6; zawiera wewnÄ™trzny kontroler pamiÄ™ci oraz mostek PCI. Dla oszczÄ™dzania wyprowadzeÅ„ procesora, kontroler pamiÄ™ci ma 64-bitowÄ… szynÄ™ danych (ale wewnÄ™trzne pamiÄ™ci podrÄ™czne majÄ… rozmiar blokowy 256 bitów, tak jak 21064, a wiÄ™c wypeÅ‚nienie bloku zajmuje 4 cykle zegara szyny). Kontroler pamiÄ™ci obsÅ‚uguje zewnÄ™trzny Bcache i zewnÄ™trzne DRAM'y. CzÄ™stotliwość zegara Bcache i DRAM'ów jest konfigurowana caÅ‚kowicie programowo, może być dostosowana do rozdzielczoÅ›ci cyklu zegara CPU. Czterocyklowy proces wypeÅ‚niania bloku cache nie jest taki zÅ‚y, na jaki wyglÄ…da, ponieważ dostÄ™p do DRAM'u dziaÅ‚a w trybie stronicowania. Niestety, kontroler pamiÄ™ci nie obsÅ‚uguje żadnego z nowych ezoterycznych DRAM'ów (SDRAM, EDO lub BEDO), ani synchronicznych RAM pamiÄ™ci podrÄ™cznej. Interfejs szyny PCI jest w peÅ‚ni zgodny z normÄ… rev2.0 i dziaÅ‚a na czÄ™stotliwoÅ›ci 33MHz. 21164 ma 128-bitowÄ… szynÄ™ danych; obsÅ‚uguje odczyt rozdzielony (split read), do 2 odczytów na raz (pozwala to na stuprocentowe wykorzystanie szyny danych w idealnych warunkach - można teoretycznie przesyÅ‚ać 128 bitów danych w każdym cyklu zegara szyny). 21164 pozwala na Å‚atwe podÅ‚Ä…czenie zewnÄ™trznego cache'u trzeciego poziomu (Bcache), pozwala na synchronizacjÄ™ zewnÄ™trznych systemów ze wszystkimi pamiÄ™ciami podrÄ™cznymi. RozwiÄ…zania wieloprocesorowe sÄ… wiÄ™c Å‚atwe do zaimplementowania. 21164A zostaÅ‚ ukoÅ„czony w październiku 1995. Używa rdzenia EV56; jego wyprowadzenia sÄ… kompatybilne z 21164, jednak wymaga on oddzielnych szyn zasilajÄ…cych - wszystkie piny zasilania pobierajÄ…ce +3.3V w 21164 zostaÅ‚y podzielone na dwie grupy; jedna pobiera 2.0V dla rdzenia CPU, a druga 3.3V dla sekcji I/O (wejÅ›cia-wyjÅ›cia). Inaczej niż w innych implementacjach, wyprowadzenia 21164 nie tolerujÄ… piÄ™ciu woltów. Rezultatem tych zmian jest niekompatybilność pÅ‚yt głównych 21164 z procesorami 21164A (zauważ jednak, że zaprojektowanie pÅ‚yty 21164A obsÅ‚ugujÄ…cej 21164 nie byÅ‚oby trudne). 21164A ma też kilka nowych wyprowadzeÅ„ dla obsÅ‚ugi nowych 8 i 16-bitowych obciążeÅ„. Polepsza też obsÅ‚ugÄ™ synchronicznych SRAM'ów do implementacji zewnÄ™trznego Bcache. 44.. WWyyddaajjnnooÅ›śćć 2211006644 ii 2211006666 21064 i 21066 majÄ… ten sam rdzeÅ„ (EV4). Jeżeli ten sam program zostanie uruchomiony na 21064 i 21066, przy takiej samej szybkoÅ›ci zegara, różnica w wydajnoÅ›ci jest tylko rezultatem wiÄ™kszej przepustowoÅ›ci Bcache/pamiÄ™ci. Każdy wÄ…tek kodu, majÄ…cy duży współczynnik współpracy z _w_e_w_n_Ä™_t_r_z_n_y_m_i pamiÄ™ciami cache, bÄ™dzie wykonywaÅ‚ siÄ™ tak samo na obu jednostkach. IstniejÄ… dwa główne ograniczniki wydajnoÅ›ci: 1. Kod który wykonuje dużą liczbÄ™ zapisywaÅ„. Chociaż 21064 i 21066 majÄ… bufory zapisu, żeby pokryć niektóre opóźnienia to i tak kod który intensywnie zapisuje bÄ™dzie zdÅ‚awiony przez przepustowość zapisu na szynie systemowej. To zjawisko zwiÄ™ksza siÄ™, ponieważ wewnÄ™trzna pamięć podrÄ™czna cache dziaÅ‚a w trybie ,,write- through''. 2. Kod, który chce traktować liczby zmiennoprzecinkowe (float) jako caÅ‚kowite (integer). Architektura Alphy nie pozwala na przysyÅ‚anie w trybie rejestr-rejestr z rejestrów caÅ‚kowitych na zmiennoprzecinkowe. Taka konwersja musi być dokonana w pamiÄ™ci (i dlatego, ponieważ wewnÄ™trzna pamięć podrÄ™czna dziaÅ‚a w trybie w-t, w Bcache). (uwaga D.M.: wyglÄ…da na to, że zarówno EV4, jak i EV45 mogÄ… wykonać konwersjÄ™ przez podstawowy cache danych (Dcache), zakÅ‚adajÄ…c, że pamięć jest już stronicowana. W takim przypadku, zawartość sekwencji konwersji bÄ™dzie uaktualniać Dcache, a kolejne obciążenie jest w stanie, pod pewnymi warunkami, odczytać uaktualnionÄ… wartość d-cache, zapobiegajÄ…c każdorazowemu obejÅ›ciu trasy przez Bcache. W praktyce, najlepiej jest wykonywać instrukcje stq/ldt lub stt/ldq jednoczeÅ›nie, co jest jednak nieintuicyjne. Jeżeli porównasz 21064A i 21066A, powstaje dodatkowy czynnik w postaci różnych rozmiarów Icache i Dcache w tych procesorach. 21164 rozwiÄ…zuje oba problemy: osiÄ…ga _z_n_a_c_z_n_i_e wiÄ™ksze przepustowoÅ›ci szyny systemowej (pomimo tego, że ma takÄ… samÄ… ilość wyprowadzeÅ„ sygnaÅ‚owych - tak, _w_i_e_m, że ma dwa razy wiÄ™cej pinów niż 21064, ale wszystkie dodatkowe to zasilanie i masa! (tak, naprawdÄ™!!)), posiada również pamięć podrÄ™cznÄ… pracujÄ…cÄ… w trybie write-back. Jedyny problem, który pozostaje, to odpowiedź na pytanie ,,ile kosztuje?''. 55.. KKiillkkaa uuwwaagg oo zzeeggaarraacchh Wszystkie obecnie produkowane procesory Alpha używajÄ… szybkich zegarów, ponieważ ich mikroarchitektury zostaÅ‚y zaprojektowane w tzw. systemie krótkich cykli zegara (short-tick design). Dlatego też żadna z szyn systemowych nie musi dziaÅ‚ać z potwornymi prÄ™dkoÅ›ciami. · W 21066(A), 21064(A) i 21164 zewnÄ™trzna pamięć cache (Bcache) jest caÅ‚kowicie pogramowalna, nawet do rozdzielczoÅ›ci zegara CPU. Na przykÅ‚ad w 275MHz-owym procesorze czas dostÄ™pu czytania Bcache może być kontrolowany z szybkoÅ›ciÄ… 3.6ns. · W 21066(A) zegar DRAM jest także programowalny, do rodzielczoÅ›ci zegara CPU (_n_i_e zegara PCI, zegara procesora). · W 21064(A) i 21164(A), czÄ™stotliwość szyny systemowej jest mnożnikiem czÄ™stotliwoÅ›ci zegara CPU. WiÄ™kszość pÅ‚yt głównych 21064 taktuje szynÄ™ systemowÄ… zegarem o czÄ™stotliwoÅ›ci 33MHz. · PÅ‚yty główne, używajÄ…ce 21066 mogÄ… taktować PCI każdÄ… czÄ™stotliwoÅ›ciÄ… relatywnÄ… do czÄ™stotliwoÅ›ci CPU. Jednakże PCI powinno być taktowane czÄ™stotliwoÅ›ciÄ… 33MHz. · PÅ‚yty używajÄ…ce chipsetu APECS (zobacz sekcjÄ™ ``Chipsety'') taktujÄ… szynÄ™ systemowÄ… czÄ™stotliwoÅ›ciÄ… równÄ… czÄ™stotliwoÅ›ci szyny PCI. Znaczy to, że obie szyny dziaÅ‚ajÄ… zwykle na 25 lub 33MHz (ponieważ te czÄ™stotliwoÅ›ci po pomnożeniu sÄ… równe czÄ™stotliwoÅ›ci procesora). Zegar kontrolera DRAM na pÅ‚ytach APECS jest ustawiany programowo w granicach czÄ™stotliwoÅ›ci szyny systemowej procesora. UUwwaaggaa:: KtoÅ› zasugerowaÅ‚, że wydajność jego 21066 byÅ‚a za niska, ponieważ kontroler pamiÄ™ci tego procesora pracowaÅ‚ tylko na 33MHz. Jednak superszybkie systemy 21064A posiadajÄ… kontrolery pamiÄ™ci taktowane ,,tylko'' 33MHz. 66.. CChhiippsseettyy DS sprzedaje dwa chipsety wspomagajÄ…ce CPU. Chipset 2107x (APECS) obsÅ‚uguje 21064(A), a 2117x (ALCOR) obsÅ‚uguje 21164. Zapowiadany jest 2117xA (ALCOR 2), stosowany w 21164A. Oba chipsety posiadajÄ… kontrolery pamiÄ™ci i mostki PCI dla procesorów. APECS korzysta z 32-bitowego mostka PCI, ALCOR natomiast z 64-bitowego, który (zgodnie z wymaganiami specyfikacji PCI) może obsÅ‚ugiwać zarówno 32, jak i 64-bitowe urzÄ…dzenia PCI. APECS skÅ‚ada siÄ™ z 6 208-pinowych ukÅ‚adów (cztery 32-bitowe przeÅ‚Ä…czniki danych (DECADE), jeden kontroler systemu (COMANCHE), jeden kontroler PCI (EPIC)). Zapewnia kontroler DRAM (128-bitowa szyna pamiÄ™ci) i interfejs PCI. Wykonuje też caÅ‚Ä… pracÄ™ potrzebnÄ… do utrzymania zgodnoÅ›ci pamiÄ™ci, kiedy urzÄ…dzenie PCI wykonuje bezpoÅ›redni dostÄ™p do/z pamiÄ™ci (ang. DMA, Direct Memory Acces). ALCOR zawiera 5 ukÅ‚adów (4 64-bitowe przeÅ‚Ä…czniki danych (Data Switch, DSW) - 208-pinowe PQFP i jeden kontrolny (Kontrola, Adresy I/O, CIA) - 383-pinowy plastykowy PGA). Zapewnia kontroler DRAM (265-bitowa szyna pamiÄ™ci), oraz interfejs PCI. W ten sam sposób co APECS obsÅ‚uguje DMA. Nie istnieje chipset dla 21066, ponieważ kontroler pamiÄ™ci i mostek PCI sÄ… zintegrowane z procesorem. 77.. PPÅ‚Å‚yyttyy ggÅ‚łóówwnnee Grupa inżynieryjna DS produkuje wzorcowe projekty, używajÄ…ce Alphy i w/w chipsety. SÄ… to w wiÄ™kszoÅ›ci pÅ‚yty rozmiaru PC-AT, z funkcjonalnoÅ›ciÄ… nowoczesnej pÅ‚yty głównej do Pentium. Pierwotnie te przykÅ‚adowe pÅ‚yty miaÅ‚y być używane jako punkty startu dla firm produkujÄ…cych tego typu produkty. Te projekty pierwszej generacji byÅ‚y nazywane pÅ‚ytami ewaluacyjnymi (Evaluation Board, EB). Ponieważ ilość czynnoÅ›ci inżynieryjnych potrzebnych do wykonania pÅ‚yty głównej wzrosÅ‚a (z powodu zegarów o dużych prÄ™dkoÅ›ciach i norm emisji i podatnoÅ›ci na zakłócenia), nacisk zostaÅ‚ postawiony na produkcjÄ™ pÅ‚yt głównych nadajÄ…cych siÄ™ do sprzedaży detalicznej. OddziaÅ‚y pÅ‚yt głównych Digitala wyprodukowaÅ‚y kilka generacji maszyn używajÄ…cych procesorów Alpha. Niektóre z tych systemów używajÄ… logiki wspomagajÄ…cej zaprojektowanej przez te oddziaÅ‚y, a inne chipsetów DS. W niektórych przypadkach, pÅ‚yty używajÄ… kombinacji obu tych technik. Rózne firmy produkujÄ… pÅ‚yty używajÄ…ce procesorów Alpha. Niektóre projektujÄ… systemy od podstaw, inne zaÅ› używajÄ… chipsetów DS, powielajÄ… lub modyfikujÄ… przykÅ‚adowe projekty Digitala, a nawet produkujÄ… komputery oparte na zbudowanych i przetestowanych pÅ‚ytach DS. EEBB6644: Nie używana już pÅ‚yta do 21064 z kontrolerem pamiÄ™ci wykorzystujÄ…cym logikÄ™ programowalnÄ…. WejÅ›cie/WyjÅ›cie jest zapewnione przez użycie logiki programowalnej do interfejsowania ukÅ‚adu-mostu 486<->ISA. Wbudowany Ethernet, SuperI/O (2 p. szeregowe, 1 p. równolegÅ‚y, FDD) i ISA. Rozmiar PC-AT. Wykorzystuje standardowe zasilacze PC. EEBB6644++: Do 21064/21064A (wykorzystuje APECS). Posiada szyny ISA i PCI (3 ISA, 2 PCI, jedna para jest dzielona). ObsÅ‚uguje 36-bitowe SIMM'y DRAM. Most do ISA'y jest tworzony za pomocÄ… mostka Intel SaturnI/O PCI-ISA. PÅ‚yta posiada wbudowany kontroler SCSI (NCR 810 na PCI), Ethernet (Digital 21040), kontroler klawiatury i myszy (zÅ‚Ä…cze PS/2), SuperI/O (2 sz. 1 r., FDD), RTC (ang. Real Time Clock - zegar czasu rzeczywistego - przyp. tÅ‚um.)/NVRAM. Boot ROM to EPROM (to niedobrze - vide MILO HOWTO - przyp. tÅ‚um.). Rozmiar PC-AT. Wykorzystuje standardowe zasilacze PC. EEBB6666: Do 21066 lub 21066A. Podsystem WejÅ›cia/WyjÅ›cia jest identyczny do EB64+. Rozmiar PC-AT. Wykorzystuje standardowe zasilacze PC. Schemat EB66 zostaÅ‚ opublikowany jako plakat reklamowy dla 21066 jako "pierwszy mikroprocesor na Å›wiecie posiadajÄ…cy wewnÄ™trzny kontroler PCI" (dla fanów plotek: sÄ… dwie wersje tego plakatu - ja narysowaÅ‚em obwody i napisaÅ‚em hasÅ‚o reklamowe dla pierwszej, a jacyÅ› Amerykanie zmienili hasÅ‚o dla drugiej wersji). EEBB116644: Do 21164 (i to jest w IMHO najlepszy wybór - sam na takim systemie pracujÄ™ - a pracowaÅ‚em na wielu alfach - przyp. tÅ‚um.), używa ALCOR'a. Posiada szyny ISA i PCI (3 sloty ISA, 2 64-bitowe sloty PCI (jeden jest współdzielony ze slotem ISA) i dwa 32-bitowe sloty PCI). Używa SIMM'ów ,,plug-in'' do Bcache. Podsystem I/O zawiera SuperI/O (2 sz., 1 r., FDD), kontroler klawiatury i myszy (zÅ‚Ä…cze PS/2), RTC/NVRAM. Boot ROM to Flash (EEPROM - przyp. tÅ‚um.). Rozmiar pÅ‚yty PC-AT. Wymaga zasilacza o napiÄ™ciu 3.3V. AAllpphhaaPPCC6644 (CCaabbrriioolleett): pochodzi od EB64+, ale teraz to pÅ‚yta baby-AT z Flash Boot ROM. Nie posiada kontrolera SCSI ani Ethernetu. Trzy sloty ISA, cztery sloty PCI (jedna para to slot dzielony), używa SIMM'ów Bcache typu ,,plug-in''. Wymaga zasilacza o napiÄ™ciu 3.3V. AAXXPPppccii3333 (NNooNNaammee): jest bazowany na EB66. Ta pÅ‚yta jest produkowana przez Techniczny OEM (TOEM) Digitala. Jest przeznaczona dla procesora 21066 o szybkoÅ›ci 166MHz albo 233MHz. Jest to pÅ‚yta rozmiaru baby-AT i wykorzystuje standardowe zasilacze PC. Posiada 5 slotów ISA i 3 sloty PCI (jedna para jest dzielona). SÄ… dwie wersje pÅ‚yty - ze zÅ‚Ä…czami klawiatury typu PS/2 lub dużego DIN. Inne pÅ‚yty główne dla procesorów 21066: wiÄ™kszość, jeżeli nie wszystkie pÅ‚yty dla 21066 sÄ… bazowane na EB66 - nie ma wielu rozwiÄ…zaÅ„ systemowych dla pÅ‚yt 21066, ponieważ kontrola jest wykonywana w procesorze. MMuullttiiaa (UUnniivveerrssaall DDeesskkttoopp BBooxx): Jest to bardzo maÅ‚y system podstawowy, wykorzystujÄ…cy 21066. Na pÅ‚ycie znajdujÄ… siÄ™: 2 gniazda PCMCIA, chip grafiki TGA (21030), Ethernet (chip 21040), kontroler SCSI NCR 810, oraz kontroler stacji dysków, dwa porty szeregowe i jeden równolegÅ‚y. Ma maÅ‚e możliwoÅ›ci rozszerzenia (jeden slot PCI), ze wzglÄ™du na maÅ‚y rozmiar. (Jest jakieÅ› ograniczenie w używaniu slotu PCI, nie pamiÄ™tam jakie) (Zauważ, że sÄ… też Multie do 21066A i Pentium). DDEECC PPCC 115500 AAXXPP (JJeennsseenn): Jest to bardzo stary system Digitala - jeden z systemów Alpha pierwszej generacji. Jest tutaj zaÅ‚Ä…czony tylko z powodu dostÄ™pnoÅ›ci takich pÅ‚yt na rynku komputerów używanych. Jensen jest stojÄ…cÄ… na podÅ‚odze wieżą. Używa 150MHz 21064 (późniejsze wersje używaÅ‚y szybszych procesorów, ale nie jestem pewien co do prÄ™dkoÅ›ci). PÅ‚yta używaÅ‚a logiki programowalnej do interfejsowania mostu 486 EISA - CPU. Inne systemy 21064(A): IstniejÄ… 3 lub 4 pÅ‚yty (nie zaÅ‚Ä…czam tu _s_y_s_t_e_m_ó_w Digitala) i wszystkie, które znam, wyeluowaÅ‚y z EB64+. SÄ… to: · EB64+ (niektórzy sprzedawcy pakowali pÅ‚ytÄ™ i sprzedawali jÄ… bez modyfikacji); rozmiar AT. · Krewny EB64+ firmy Aspen Systems; rozmiar baby-AT. · PÅ‚yta serwera firmy Aspen Systems; dużo slotów PCI (razem z mostem PCI). · AlphaPC64 (Cabriolet), rozmiar baby-AT. Inne systemy 21164(A): Jedyne, które znam, a nie sÄ… klonami EB164, to pÅ‚yta wykonana przez DeskStation. System ten zostaÅ‚ zaimplementowany przy użyciu kontrolerów I/O oraz pamiÄ™ci stosowanych przez DeskStation. Nie znam ich stosunku do Linuxa. 88.. OO bbaajjttaacchh Kiedy architektura Alpha zostaÅ‚a przedstawiona, byÅ‚a unikalna poÅ›ród innych architektur RISC z powodu przetwarzania 8 i 16-bitowych obciążeÅ„ i zmiennych. WspomagaÅ‚a też 32 i 64-bitowe. (,,longword'' i ,,quadword'' wg. nomenklatury Digitala). Projektanci (Dick Sites, Rich Witek) wyjaÅ›nili tÄ… decyzjÄ™ nastÄ™pujÄ…cymi zaletami: 1. ObsÅ‚uga bajtów w pamiÄ™ci podrÄ™cznej i podsystemie pamiÄ™ci zwykle zwalnia dostÄ™p do 32 i 64-bitowych danych. 2. ObsÅ‚uga bajtów czyni ciężkim zbudowanie ukÅ‚adu korekcji bÅ‚Ä™dów cache/pamiÄ™ci o dużej prÄ™dkoÅ›ci. Alpha kompensuje to przez zapewnienie silnych instrukcji manipulujÄ…cych grupami bajtów w rejestrach 64-bitowych. Standardowe programy testujÄ…ce operacje na Å‚aÅ„cuchach (strings) (np. programy testujÄ…ce magazynu ,,Byte'') pokazujÄ…, że wydajność Alphy jest bardzo wysoka przy operacjach na bajtach. Absencja bajtowych obciążeÅ„ i Å‚adunków zmienia dziaÅ‚anie przeÅ‚Ä…czników (semaphores) w oprogramowaniu, oraz podsystemów wejÅ›cia/wyjÅ›cia. RozwiÄ…zanie problemu I/O Digitala, to użycie kilku niskopoziomowych linii adresowych do zdefiniowania rozmiaru danych podczas przesyÅ‚ania I/O, oraz do dekodowania tych danych jako bajtów. Jest to tzw. rozproszone adresowanie (sparse addressing). Marnuje ono przestrzeÅ„ adresowÄ… i powoduje fragmentacjÄ™ pamiÄ™ci I/O (wiÄ™cej o skutkach rozproszonego adresowania kiedy uda mi siÄ™ coÅ› o tym napisać). Zauważ, że pamięć I/O w tym kontekÅ›cie odnosi siÄ™ do wszystkich zasobów systemowych PCI i dlatego odnosi siÄ™ zarówno do pamiÄ™ci PCI, jak i do przestrzeni adresowej PCI. Kiedy na rynek wyszedÅ‚ 21164A, architektura Alphy musiaÅ‚a już zawierać adresowanie bajtów. Wykonywanie tych nowych instrukcji na wczeÅ›niejszych procesorach spowoduje wyjÄ…tek ,,OPCDEC'' kodu PAL, a wtedy kod bÄ™dzie obsÅ‚ugiwaÅ‚ ten wyjÄ…tek, co bÄ™dzie miaÅ‚o wpÅ‚yw na wydajność. Skutkiem tego powninno być (wg. mnie) ograniczenie korzystania z tych instrukcji do sterowników urzÄ…dzeÅ„, a nie kodu aplikacji. Te nowe bajtowe obciążenia i Å‚adunki znaczÄ…, że przyszÅ‚e chipsety bÄ™dÄ… w stanie obsÅ‚ugiwać zdefragmentowanÄ… przestrzeÅ„ I/O. 99.. PPAALLccooddee To jest miejsce na sekcjÄ™ opisujÄ…cÄ… kod PAL. NapiszÄ™ jÄ…, jeżeli bÄ™dzie wystarczajÄ…ce zainteresowanie. 1100.. PPrrzzeennoosszzeenniiee ssyysstteemmuu nnaa AAllpphhęę Możliwość uruchamiania Linuxa na każdej maszynie z AlphÄ… jest ograniczona tylko twoimi możliwoÅ›ciami zdobycia informacji maÅ‚ych detali jej wnÄ™trza. Ponieważ istniejÄ… wersje Linuxa na EB66, EB64+ i EB164, wszystkie systemy oparte na 21066, 21064/APECS lub 21164/ALCOR powinny dziaÅ‚ać pod Linuxem z maÅ‚ymi albo bez żadnych modyfikacji. Główna różnica pomiÄ™dzy tymi pÅ‚ytami głównymi, to sposób, w jaki route'ujÄ… przerwania. SÄ… trzy źródÅ‚a przerwaÅ„: · urzÄ…dzenia na pÅ‚ycie · urzÄ…dzenia PCI · urzÄ…dzenia ISA Wszystkie systemy użwajÄ… mostku Intel System I/O (SIO), jako mostu PCI <-> ISA (główna szyna I/O to PCI, ISA jest drugorzÄ™dnÄ… szynÄ… używanÄ… do obsÅ‚ugi wolniejszych i ,,wywÅ‚aszczajÄ…cych'' (ang. legacy) urzÄ…dzeÅ„). SIO skÅ‚ada siÄ™ z tradycyjnej, poÅ‚Ä…czonej pary 8259-tek. Niektóre systemy (np. NoName) route'ujÄ… wszystkie przerwania przez SIO do procesora, a inne majÄ… oddzielny kontroler przerwaÅ„ i route'ujÄ… wszystkie przerwania PCI i przerwanie SIO (wyjÅ›cie 8295) przez niego, a wszystkie przerwania ISA przez SIO. Inne różnice pomiÄ™dzy systemami to: · liczba slotów · posiadane urzÄ…dzenia wbudowane w pÅ‚ytÄ™ · posiadany Boot ROM - Flash lub EPROM 1111.. WWiięęcceejj iinnffoorrmmaaccjjii Wszystkie pÅ‚yty ewaluacyjne Digital Semiconductor oraz projekty pÅ‚yt głównych nie sÄ… zastrzeżone, a caÅ‚y zestaw dokumentacji do jednego projektu kosztuje okoÅ‚o 50$. SkÅ‚adajÄ… siÄ™ na niego wszystkie schematy, źródÅ‚a części programowalnych, arkusze danych dla procesora i chipsetu. Zestawy dokumentacji można zakupić u dystrybutorów Digital Semiconductors. Nie sugerujÄ™ tutaj, żeby szybko iść i kupić te zestawy, ale chcÄ™ zaznaczyć, że takie informacje sÄ… dostÄ™pne. Mam nadziejÄ™, że to HOWTO byÅ‚o pomocne. Komentarze/uaktualnienia/sugestie rozwoju przesyÅ‚aj do Neala Crooka. 1122.. BBiibblliiooggrraaffiiaa [1] Bill Hamburgen, Jeff Mogul, Brian Reid, Alan Eustace, Richard Swan, Mary Jo Doherty i Joel Bartlett. _O_p_i_s _O_r_g_a_n_i_c_z_n_y_c_h _S_y_s_t_e_m_ó_w _I_l_u_m_i_n_a_c_y_j_n_y_c_h. DEC WRL, Uwaga Techniczna 13, KwiecieÅ„ 1989. 1133.. OOdd ttÅ‚Å‚uummaacczzaa Ponieważ byÅ‚o to HOWTO dosyć skomplikowane pod wzglÄ™dem technicznym, użyÅ‚em tutaj wielu wyrażeÅ„ niezrozumiaÅ‚ych dla ludzi nie zajmujÄ…cych siÄ™ elektronikÄ… cyfrowÄ…. Jeden rzut oka do książki o elektronice dla poczÄ…tkujÄ…cych powinien rozwiać te wÄ…tpliwoÅ›ci. To HOWTO jest jednym z dwóch potrzebnych do uruchomienia Linuxa na Alfie. Drugie to MILO-HOWTO, które znajduje siÄ™ w wersji polskiej na serwerze projektu JTZ (http://www.jtz.org.pl/). Opisuje ono program Å‚adujÄ…cy Linuxa na AlfÄ™ (odpowiednik LILO). Jak zwykle, jeżeli znajdziesz jakieÅ› bÅ‚Ä™dy albo masz ciekawe sugestie, napisz do mnie.