Wydział Elektroniki
Mikrosystemów i Fotoniki
Politechniki Wrocławskiej
STUDIA DZIENNE
LABORATORIUM
PRZYRZ
DÓW PÓA
PRZEWODNIKOWYCH
Ćwiczenie nr 5
Badanie właściwości układów cyfrowych TTL I CMOS
1. Cel ćwiczenia
Zapoznanie się z właściwościami bramek logicznych TTL i CMOS, badanie charakterystyk
przejściowych i czasów propagacji układów.
2. Zagadnienia do przygotowania:
" ogólna budowa i zasada działania bramki NAND TTL
" budowa i zasada działania inwertera i bramki NOR CMOS
" podstawowe parametry statyczne i dynamiczne (napięcie zasilania, stany logiczne, cha-
rakterystyka przejściowa, moc tracona, czasy propagacji) układów TTL i CMOS
" porównanie układów cyfrowych wytwarzanych w technologii TTL i CMOS
LITERATURA
" J. Baranowski, B.Kalinowski, Z.Nosal, Układy elektroniczne cz.III, WNT 1994,
" U. Tietze, Ch. Schenk, Układy półprzewodnikowe, WNT 1996,
" M. Rusek, J. Pasierbiński, Elementy i układy elektroniczne w pytaniach i odpowie-
dziach,
WNT 1997
Wykonując pomiary PRZESTRZEGAJ przepisów BHP związanych z obsługą urządzeń
elektrycznych.
3. WIADOMOÅšCI WST
PNE
SCALONE UKA
ADY CYFROWE - CHARAKTERYSTYKA OGÓLNA
Monolityczne krzemowe układy cyfrowe są wytwarzane w różnych technologiach i stopniach
scalenia. W ramach technologii bipolarnej produkowane są układy TTL i ECL, a w technolo-
gii MOS rodziny układów NMOS i CMOS. Układy małej skali integracji, takie jak bramki
czy przerzutniki, sÄ… obecnie wytwarzane w technologii  zaawansowanej (Advanced) TTL
oraz CMOS. Natomiast technologie ECL, NMOS, a także CMOS stosowane są w układach
wielkiej (LSI) i bardzo wielkiej (VLSI) skali integracji. W układach VLSI stosuje się także łą-
czenie technologii, np. ECL i CMOS czyli technologiÄ™ BiCMOS.
Układy cyfrowe, niezależnie od technologii wykonania, skali integracji, czy zastosowania re-
alizują funkcje logiczne opisane algebrą Boole a. W stanie ustalonym wejścia i wyjścia ukła-
dów mogą przyjmować stan 0 lub 1, co odpowiada określonym wartościom napięcia, ustalo-
nym dla danej rodziny układów. Dla zwykle stosowanej logiki dodatniej stan 0 oznacza stan
niski (low)  napięcie U , a stan wysoki (high)  napięcie U . Podstawowe układy cyfrowe to
L H
bramki logiczne NAND, AND, NOR, OR, NOT (inwerter). Najbardziej uniwersalne sÄ… bram-
ki NAND, gdyż umożliwiają realizację pozostałych funkcji logicznych poprzez kombinację
połączeń wielu identycznych bramek.
PODSTAWOWE PARAMETRY UKA
ADÓW CYFROWYCH
Zasadnicze parametry układów cyfrowych to:
" Czas propagacji
" Moc strat
" Współczynnik dobroci
" Marginesy szumowe
" Obciążalność
" Napięcie zasilania
" Zakresy napięć stanów logicznych 0 i 1
Wartości tych parametrów są z reguły różne dla różnych rodzin układów i dlatego łączenie
odmiennych grup wymaga stosowania układów pośrednich zapewniających  zgodność łącze-
niowÄ… .
2
CZAS PROPAGACJI
Niezależnie od rodzaju technologii (rodziny układów), np. TTL czy CMOS, poszczególne
tranzystory w układzie cyfrowym pracują dwustanowo. Albo są w stanie załączenia, albo w
stanie wyłączenia czyli odcięcia (wyjątek stanowi rodzina układów bipolarnych ECL). W
związku z pewnym czasem potrzebnym na zmianę punktu pracy, w momencie przełączania
występuje opóz
nienie pomiędzy sygnałem na wyjściu i wejściu danego układu (np. bramki).
Z punktu widzenia układu, czas ten potrzebny jest na przeładowanie pojemności złączowych i
dyfuzyjnych w tranzystorach bipolarnych (pojemności bramka-kanał w tranzystorach MOS-
FET), a także pojemności pasożytniczych (ścieżek połączeń, doprowadzeń) i pojemności ob-
ciążającej układ. Zazwyczaj do wyjścia układu podłączonych jest kilka wejść następnych
układów. Opóz
nienie sygnaÅ‚u, zwane czasem propagacji, Ä jest podstawowym parametrem
p
charakteryzującym daną rodzinę układów i wskazuje na ograniczenie szybkości działania
(częstotliwości pracy) układu. Typowe wartości czasów propagacji są rzędu nanosekund
(wolne układy: rząd 100 ns, szybkie: rząd k" 0,1 ns)
Sposób pomiaru czasu propagacji za pomocą obserwacji sygnałów wyjściowego U i wej-
O
ściowego U bramki pokazano na rys.1.
I
Odstęp czasowy na zboczach sygnałów mierzy się dla określonej wartości amplitudy napięcia
wejściowego (tzw. napięcia przełączania, U ) i wyznacza średnią arytmetyczną
T
Ä = (Ä + Ä )/2
p p LH p HL
UI
UT
czas
U0
UT
czas
Rys. 1. Definicja czasów propagacji sygnału.
Ä Ä
pHL pLH
Dla ukÅ‚adów TTL wejÅ›ciowe napiÄ™cie przeÅ‚Ä…czania to 1,4 V, zaÅ› dla CMOS jest to ½ U
CC.
W praktyce, pomiaru dokonujemy nakładając przebiegi  na siebie i mierząc czas opóz
nienia
w połowie amplitudy sygnałów wejściowego i wyjściowego. Oczywistym jest, że pomiary
powinny być wykonane w ustalonych warunkach, przede wszystkim dla ustalonej pojemności
obciążenia, C układu.
obc
3
MOC STRAT
Moc strat jest bardzo istotnym parametrem ograniczającym możliwości zasilania układu z ba-
terii (sprzęt mobilny) oraz stopień scalania układu ze względu na rosnącą gęstość mocy roz-
praszanej i wzrost temperatury układu.
Generalnie, moc strat wyraża się zależnością:
P=U " I gdzie: U  napięcie zasilacza, I  prąd pobierany z zasilacza
CC CC CC CC
Całkowita moc strat składa się z mocy statycznej P , czyli mocy traconej w stanie ustalonym
stat
1 i 0 oraz mocy dynamicznej P . Ta ostatnia zależy od szybkości przełączania układu (czę-
dyn
stotliwości zegara w układach sekwencyjnych). Typowe wartości mocy strat przeliczonej na
jednÄ… bramkÄ™ to rzÄ…d miliwatów (od mikrowatów P w ukÅ‚adach CMOS do 10 mW ÷
stat
100 mW w układach TTL i ECL). Moc dynamiczna zależy głównie od pojemności obciążają-
cej układ, która jest przeładowywana prądem I z zasilacza. Rośnie ona liniowo z częstotli-
cc
wością przełączania f :
z
2
P = U C f ponieważ I = U C f
dyn CC obc z CC CC obc z
Pomiędzy czasem propagacji i mocą strat istnieje następująca współzależność:
gdy Ä to PÄ™!
p
dlatego dla oceny porównawczej układów różnych rodzin stosuje się współczynnik jakości
Q = Ä " P. Oczywiste, że ukÅ‚ad jest lepszy, gdy charakteryzuje siÄ™ mniejszym współczynnikiem Q.
p
MARGINESY ZAKA
ÓCEC

Marginesy zakłóceń (zwane też marginesami szumowymi) to różnice wartości napięć na wej-
ściu i wyjściu dla jednakowego stanu 0 oraz 1. Określają maksymalną amplitudę sygnału za-
kłócającego, który jeszcze nie spowoduje niepożądanego przełączenie układu:
M = | U
Lmin ILmax  U | oraz M = | U
OL max Hmin IHmax  U |
OH min
Interpretacja marginesów zakłóceń przedstawiona jest na rys. 2.
UI
UILmin UILmax UIHmin UIHmax
U0
U0Hmin
U0Lmax
MLmin MHmin
Rys. 2. Definicje marginesów zakłóceń, U , U  poziom napięć na WE i WY.
I 0
4
OBCI
ŻALNOŚĆ
Obciążalność służy do określenia możliwości współpracy wielu układów w ramach tej samej
grupy (rodziny). Jest miarą ilości wejść, które mogą być jednocześnie podłączone do jednego
wyjścia analogicznego układu (sterowane przez wyjście jednej bramki). Wartość ta wynosi od
10 do 40 w zależności od rodziny układów. W układach TTL maksymalna obciążalność wy-
nika z wydajności prądowej wyjścia i wejścia bramki. Natomiast w układach CMOS, gdzie
wejście ma charakter pojemnościowy zwiększenie całkowitej pojemności obciążającej wyj-
ście spowoduje wzrost czasu propagacji układu.
UKA
ADY TTL
TTL to popularna rodzina bipolarnych układów wytwarzanych w wielu wersjach różniących
siÄ™ przede wszystkim czasem propagacji. Oznaczenie katalogowe to 74xx (54xx), gdzie xx
oznacza symbol układu logicznego. Na rys. 3 przedstawiono schemat 2-wejściowej bramki
TTL standard oraz przekrój struktury wieloemiterowego tranzystora wejściowego bramki.
Tranzystor ulokowany jest na wyspie typu n w podłożu typu p (izolacja złączowa). Nowszą
wersją układów jest rodzina TTL Schottky (oznaczenie 74Sxx). W porównaniu z serią orygi-
nalną TTL standard, tranzystory mają tutaj złącza kolektor-baza zbocznikowane diodami
Schottky ego, co zapobiega wchodzeniu tranzystorów w głębokie nasycenie w stanie włącze-
nia. Obecnie produkowane są układy zaawansowane (Advanced) rodziny TTL Schottky, serii
AS, ALS i FAST. Seria AS ma parametry porównywalne z rodziną układów ECL i należy do
najszybszych układów bipolarnych.
a)
+UCC
E1 E2 B C
4k 1,6k 130
n+ n+ n+
p
p p
p p
n
A
B
Y
podłoże Si p
b)
1k
Rys. 3. Dwu-wejściowa bramka NAND TTL standard: a) schemat elektryczny, b )przekrój
struktury wieloemiterowego tranzystora wejściowego  układ z izolacją złączową.
5
Podstawowe parametry układów wybranych serii podano w Tabeli 1.
TABELA 1
Współczynnik
Rodzina Oznaczenie P [mW] Ä [ns] Obciążalność
p
jakości Q [pJ]
Standard TTL 10 10 100 10
Advanced Schottky TTL AS 8 1,7 13,6 48
Adv. Low Power TTL ALS 1,2 4 4,8 40
FAST TTL F 5,5 3,5 19 33
Wszystkie układy TTL zasilane są napięciem 5 V ą 5% (5 V ą 10%  układy 54xx)
Napięcia stanów logicznych:
stan niski (0)  to napięcie 0,2 V (przedział: 0 V 0,4 V)
stan wysoki (1)  to napięcie 3,5 V (przedział 2,4 V 5 V)
Na rys. 4 przedstawiono charakterystyki przejściowe bramki (inwertera) TTL.
U0[V]
U0[V]
5
5
4 4
3 3
2 2
1
1
1 2 3 4 5 UI[V]
1 2 3 4 5 UI[V]
a)
b)
Rys. 4. Charakterystyki przejściowe: a) bramki NAND TTL Standard 7400,
b) bramki TTL NAND 74S00 (z bocznikujÄ…cymi diodami Schottky ego).
Układy TTL pobierają moc z zasilacza także w stanie ustalonym. W czasie przełączania po-
bór prądu wzrasta do kilkunastu miliamperów (rys. 5).
U0
3,5V
H
L 0,2V
czas
ICC
14mA (Cobc=50pF)
3,4mA
1mA 1mA
Rys. 5. Pobór prądu przez układ TTL stan-
czas dard w czasie przełączania
25ns
W celu ograniczenia możliwości generacji sygnałów zakłócających nie podłączone wejścia
bramek TTL NAND należy podÅ‚Ä…czać poprzez rezystor 1k© do zacisku zasilania U .
cc
6
UKA
ADY CMOS
Podstawową komórką układów CMOS (komplementarna technologia MOS) jest inwerter,
zbudowany z dwóch tranzystorów MOSFET normalnie wyłączonych (E-MOSFET) o prze-
ciwnych typach kanałów (rys. 6)
+UCC UI
a b)
+UCC
U0
)
p
n+ n+ p
p
UI U0
podłoże Si n
Rys. 6. Inwerter CMOS: a) schemat elektryczny,
b) przekrój struktury.
Na rys. 7 pokazano układ elektryczny oraz symbol dwuwejściowej bramki CMOS NAND
oraz NOR.
+UCC
+UCC
A
Y
A
B
Y
B
a) b)
Rys. 7. Układ elektryczny oraz symbol dwuwejściowej bramki CMOS: a) NAND, b) NOR.
Układy CMOS stanowią dziś podstawową grupę układów VLSI. Także w małej skali integra-
cji (SSI) układy bramek i przerzutników w technologii CMOS odgrywają istotną rolę, często
zastępując układy TTL w zastosowaniach wymagających ograniczenia mocy pobieranej z za-
silacza.
Podstawową zaletą układów CMOS jest minimalna moc statyczna (rząd mikrowatów). W sta-
nie ustalonym 1 lub 0 jeden z tranzystorów inwertera jest zawsze wyłączony i pobór prądu
jest zablokowany (z wyjątkiem niewielkiego prądu pasożytniczego upływu). Straty mocy ro-
sną intensywnie dopiero przy znacznym zwiększeniu częstotliwości przełączania.
7
W chwili przełączenia obydwa tranzystory są chwilowo załączone. Moc dynamiczna rośnie
liniowo z częstotliwością pracy:
2
P = U C f
dyn CC obc z
Na rysunku 8 przedstawiono wykres poboru prądu z zasilania w czasie pracy układu CMOS
(tu wersji 4000B  długie czasy propagacji).
U0
5V
0V
czas
ICC
5mA (Cobc=50pF)
1µ A
Rys. 8 Pobór prądu przez bramkę CMOS
czas
100ns
(4000B) w czasie przełączania.
Ponieważ moc tracona jest proporcjonalna do kwadratu napięcia zasilania, układy CMOS
VLSI (procesory, pamięci) dostosowane są do niższego napięcia zasilania: 3,3 V lub 2,5 V.
W tym ostatnim przypadku, w porównaniu z zasilaniem 5 V, zmniejszenie mocy jest cztero-
krotne:
(5/2,5)2 = 4.
Niskie napięcie zasilania niesie dodatkową zaletę: mały poziom zakłóceń elektromagnetycz-
nych wnoszonych przez sam układ. Także układy CMOS o małej szybkości działania zasilane
z baterii (w zegarkach, kalkulatorach, itp.) mają obniżone napięcia zasilania, nawet do 0,8 V 
1,5 V. Praca przy różnych napięciach zasilania układu CMOS jest możliwa dzięki unikatowej
charakterystyce przejściowej układu (rys. 9). Napięcie stanów H i L to odpowiednio +U
CC
oraz 0 V (masa), a napiÄ™cie przeÅ‚Ä…czania U = ½ U (wyjÄ…tek stanowiÄ… ukÅ‚ady serii HCT
HT CC
i ACT, zamienniki TTL, które mają U = 1,4 V). Dzięki temu układy CMOS mają duże mar-
HT
ginesy zakłóceń i są odporne na zakłócenia nawet dla niewielkich amplitud sygnału logiczne-
go. Układy serii 4000B (74C) pozwalają na pracę w szerokim zakresie napięć zasilania 3-18
V i znajdują zastosowanie w warunkach dużych zakłóceń zewnętrznych.
8
U0[V]
U0[V]
HC
UCC=10V
AC
10
5
4
HCT
ACT
3
UCC=5V
5
2
1
10
0 5 0 1 2 3 4 5 UI[V]
UI[V]
a) b)
Rys. 9. Charakterystyki przejściowe CMOS: a) układ 4000B (74C), b) układy HC, HCT dla
różnych wartości napięć zasilania.
Podstawowe parametry układów wybranych serii podano w Tabeli 2.
TABELA 2
Rodzina Oznaczenie U [V] Ä [ns] f [MHz]
CC p pracy
Z bramkÄ… MOS metalowÄ… 4000B (74C) 3 - 18 125 4
Szybkie HC 2 - 6 8 50
Szybkie (zamienniki TTL) HCT 5 8 50
Zaawansowane AC, (AHC) 2 - 6 3 (5,2) 160 (115)
Zaawansowane (zamienniki TTL) ACT, (AHCT) 5 3 (5,2) 160 (115)
Niskonapięciowe LV 2 - 5,5 9 70
Zaawans. niskonapięciowe ALVC 1,2 - 3,6 3 300
Uwaga: Poza serią 4000B, wszystkie inne mają bramki tranzystorów MOSFET z krzemu po-
likrystalicznego (tzw. bramki polikrzemowe)
Przy obsłudze (montażu) układów CMOS należy postępować ostrożnie, gdyż układy są
wrażliwe na ładunki elektrostatyczne. Może nastąpić przebicie tlenku bramkowego w
tranzystorach MOSFET. Wyprowadzeń nie wolno dotykać!
Nie podłączone wejścia bramek należy zawsze dołączyć do U lub masy. Konieczne jest
cc
to nie tylko ze względu na niepożądane zakłócenia, ale także możliwość ładowania się wej-
ścia i przejście w stan poboru prądu z zasilacza (straty mocy  grzanie się układu).
9
4. PROGRAM ĆWICZENIA
W ramach ćwiczenia badane są właściwości wybranych układów scalonych TTL, np.: (UCY)
7400, 74LS00, 74LS02 itp. oraz układów CMOS (seria 4000B), np.: (MCY) 74001, 74011.
Sprawdzić w katalogu rodzaj i typ badanego układu (w tym realizowaną funkcję logicz-
nÄ…).
4.1. Sprawdzenie funkcji logicznych bramek
W katalogu odszukać dane techniczne badanych układów. Zapisać funkcje logiczne i pozio-
my napięć odpowiadających stanom logicznym low (0) i high (1) badanych układów.
Połączyć układy pomiarowe jak na rysunku 10.
+5V +5V
V V
Rys.10. Sprawdzenie funkcji logicz-
nych bramek a) NAND,
a) b)
b) NOR.
Zasilić badany układ napięciem 5 V ą 5% (5 V ą 0,25 V). Do wejść doprowadzić napięcia
odpowiadające stanom 0 i 1. Najprościej można to zrobić łącząc wejścia z masą (0) i +5 V
(1). Odczytać i zapisać napięcia wyjściowe dla wszystkich kombinacji napięć wejściowych
(stanów logicznych). Sprawdzenie wykonać dla wszystkich bramek w układzie scalonym. Je-
śli nie wszystkie bramki są sprawne należy wymienić układ i badanie powtórzyć.
4.2. Pomiar charakterystyk przejściowych bramek.
Połączyć układ pomiarowy według rysunku 11. Zasilić układ napięciem 5 V ą 5%. Na po-
czątku nie podłączać do badanej bramki generatora funkcyjnego i oscyloskopu.
+5V
+5V
we 1 oscyloskopu
wy generatora
we 1 oscyloskopu
wy generatora
we 2
we 2
oscyloskopu
oscyloskopu
a)
b)
Rys. 11. Układy do pomiaru charakterystyk przejściowych a) NAND, b) NOR.
10
Podłączyć wyjście generatora funkcyjnego do wejścia 1 oscyloskopu. Oscyloskop ma praco-
wać w trybie DC z włączoną podstawą czasu. W generatorze wybrać sygnał trójkątny o czę-
stotliwoÅ›ci 10 ÷ 100 Hz. ObserwujÄ…c sygnaÅ‚ z generatora na oscyloskopie ustawić amplitudÄ™
sygnału trójkątnego 5 V i składową stałą dobrać tak, aby sygnał zawierał się w przedziale
0 ÷ 5 V. PominiÄ™cie tego etapu grozi uszkodzeniem ukÅ‚adu scalonego, bo sygnaÅ‚ wejÅ›ciowy
nie może przekraczać napięć zasilających. (W dowolnej chwili napięcie nie może być
ujemne i większe od +5 V)
Podłączyć wejście 2 oscyloskopu do wyjścia bramki, a do wejścia badanej bramki podłączyć
wejście 1 oscyloskopu i wyjście generatora funkcyjnego. Sprawdzić, czy bramka przełącza
się na wyjściu.
Przełączyć oscyloskop w tryb XY, odłączyć wejścia (przełącznikami oscyloskopu), znalez
ć
i zapamiętać początek układu współrzędnych. Teraz można włączyć wejścia oscyloskopu. Na
ekranie powinna pojawić się charakterystyka przejściowa bramki. Przerysować lub wydruko-
wać tę charakterystykę. Nie zapomnieć zaznaczyć początku układu współrzędnych. Z ekranu
lub wydruku odczytać poziomy przełączania bramek i marginesy zakłóceń. Zapisać wyniki.
4.3. Pomiar czasu propagacji sygnału przez bramkę.
Połączyć układ pomiarowy wg rys. 12.
Na początku nie podłączać generatora i oscyloskopu do bramek. Podłączyć generator funkcyj-
ny do wejścia 1 oscyloskopu. Oscyloskop ma pracować w trybie DC z włączoną podstawą
czasu. Wybrać w generatorze sygnał prostokątny o amplitudzie 5 V i składową stałą taką, aby
sygnaÅ‚ zawieraÅ‚ siÄ™ w zakresie 0 ÷ 5 V. (Patrz ustawianie generatora do pomiaru charaktery-
styk przejściowych.)
+5V
we 2
oscyloskopu
Generator
funkcyjny
we 1
oscyloskopu
a)
+5V
Generator
funkcyjny
we 2
oscyloskopu
we 1
Rys. 12. Pomiar czasów propagacji
oscyloskopu
b) a) NAND, b) NOR.
11
Podłączyć generator funkcyjny i oscyloskop do badanego układu. Pierwsza bramka formuje
impulsy z generatora. Należy zmierzyć czas propagacji drugiej bramki. W zależności od cza-
su propagacji bramek dobrać częstotliwość impulsów z generatora. Korzystając z charaktery-
styk przejściowych zmierzonych wcześniej określić progi przełączania badanych bramek oraz
z definicji zmierzyć czasy propagacji.
Przerysować lub wydrukować odpowiednie wykresy z ekranu oscyloskopu i dołączyć do
sprawozdania.
4.4. Pomiar mocy pobieranej przez bramki w zależności od częstotliwości przełączania.
Połączyć układ pomiarowy wg rys. 13.
a) b)
mA
mA
+5V
+5V
we 1 oscyloskopu
we 1 oscyloskopu wy generatora
wy generatora
we 2
oscyloskopu we 2
oscyloskopu
Rys. 13. Układ do pomiaru mocy pobieranej przez bramki a) NAND, b) NOR.
Generator funkcyjny ustawić tak jak do pomiaru czasu propagacji sygnału przez bramkę
i podłączyć do badanej bramki. Na oscyloskopie sprawdzić, czy bramka przełącza się na wyj-
ściu. Zmierzyć prąd pobierany przez bramkę w zależności od częstotliwości przełączania. Po-
miary wykonać w zakresie czÄ™stotliwoÅ›ci 100 Hz ÷ 1 MHz, chyba, że wczeÅ›niej bramka prze-
stanie się przełączać. (Dlaczego tak może się stać?).
Dla bramki CMOS przy najwyższej częstotliwości przełączania:
a) zapisać prąd pobierany przez układ z podłączonym oscyloskopem,
b) odłączyć oscyloskop od wyjścia bramki przez wyjęcie kabla z gniazda na płytce z
układem
c) zapisać prąd pobierany przez układ z odłączonym oscyloskopem.
Wyjaśnić zaobserwowane zjawisko. Jaki parametr wejścia oscyloskopu można na tej podsta-
wie oszacować? Wykonać to szacowanie i porównać z danymi znamionowymi wejścia oscy-
loskopu (odczytać na obudowie obok gniazda wejściowego) i z pojemnością kabla koncen-
trycznego (około 100 pF/m).
12