ZAŁĄCZNIK

PODSTAWOWE WIADOMOŚCI TEORETYCZNE

Multipleksery

Multiplekser zwany również selektorem danych służy do wyboru jednego z kilku sygnałów wejściowych i przekazaniu go na wyjście układu. Wybór wyjścia odbywa się za pośrednictwem wejść sterujących, zwanych też wejściami adresowymi (wejścia C, B, A na rysunku). Sygnały doprowadzone do wejść adresowych określają numer wejścia danych, z którego sygnał zostanie przeniesiony na wyjście. Adresowanie jest realizowane w naturalnym kodzie binarnym. Sygnał doprowadzony do wejścia A ma wagę 2⁰, do wejścia B - wagę 2¹ itd. W związku z tym istnieje ścisły związek pomiędzy liczbą wejść adresowych i liczbą wejść danych (zwanych też wejściami informacyjnymi). W multiplekserze o jednym wejściu adresowym można zaadresować dwa wejścia informacyjne, w multiplekserze o dwóch wejściach adresowych - cztery wejścia informacyjne, o trzech wejściach adresowych - osiem wejść danych, itd. Ogólnie liczba wejść informacyjnych wyrażona jest zależnością N=2ⁿ ( gdzie n jest liczbą wejść adresowych). Liczba wejść informacyjnych może być oczywiście mniejsza niż N, ale nie może być od niej większa. Aktualnie są produkowane układy multiplekserów o n = 1, 2, 3 i 4 wejściach adresowych i odpowiednio o N = 2, 4, 8, 16 wejściach informacyjnych. Multipleksery te mają wyjścia dwustanowe (stan wysoki, stan niski) lub wyjścia trójstanowe (stan wysoki, stan niski, stan wysokiej impedancji).

Większość multiplekserów (o wyjściu dwustanowym) ma dodatkowe wejście sterujące, zwane wejściem strobującym lub zezwalającym (ang. strobe, enable). Jeśli wejście to jest w stanie niskim, to multiplekser działa tak jak podano w jego określeniu, natomiast jeśli jest w stanie wysokim, to niezależnie od stanu wejść informacyjnych i adresowych, stan wyjścia jest stały i równy 0 (wyjście proste) lub 1 (wyjście zanegowane).

W przypadku multiplekserów z wyjściem trójstanowym w miejsce wejścia strobującego jest wejście sterujące wyjściem układu. Sterując układ od strony takiego wejścia określamy tryb pracy układu. Stan niski na tym wejściu odblokowuje pracę układu, który pracuje wówczas jako zwykły układ dwustanowy. Stan wysoki wyłącza układ ustawiając jego wyjścia w stan wysokiej impedancji.

Multiplekser należy do grupy tzw. układów komutacyjnych.

Rys. 1. Multiplekser: a) symbol graficzny; b) model mechaniczny wyjaśniający zasadę działania

Scalone układy multiplekserów - układ `151

Układ `151 to układ scalonego multipleksera zamkniętego w obudowie DIP-16, posiadającego:

• 8 wejść informacyjnych,

• 3 wejścia adresowe,

• wejście strobujące,

• 2 wyjścia komplementarne (proste i zanegowane)

Symbol graficzny układu oraz topologię jego wyprowadzeń przedstawia rysunek 2.

Rys. 2. Multiplekser `151; a) symbol logiczny; b) topologia wyprowadzeń

Tablica poniżej stanowi tablicę działania układu multipleksera `151.

Tablica działania multipleksera scalonego 74151

Wejścia				Wyjścia
	C	B	A	Y	W
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7
1	-	-	-	0	1

Łączenie multiplekserów

Celem łączenia ze sobą multiplekserów jest zwiększenie liczby wejść danych, które mogą być przełączane na jego wyjście (oczywiście nadal tylko jedno). Zwiększyć się musi liczba wejść adresowych takiego układu. Zwykle osiąga się to poprzez wykorzystanie wejść strobujących. Schemat multipleksera o 8 wejściach danych i 3 wejściach adresowych, zbudowanego z dwóch multiplekserów o 4 wejściach danych i 2 wejściach adresowych, przedstawiono na rysunku 3.

Zauważmy, że dla C=0 aktywny jest tylko jeden multiplekser i tylko jego wejścia mogą być przełączane na wyjście w zależności od stanu wejść adresowych A, B. Drugi multiplekser jest nieaktywny i jego wyjście jest stale w stanie niskim 0. Wyjścia obu multiplekserów są podane na wejście bramki OR, co sprawia, że stan wyjścia multipleksera nieaktywnego nie ma wpływu na stan wyjścia układu, którym jest wyjście bramki OR. Dla C=1 sytuacja się odwraca i aktywnym staje się ten multiplekser, który był uprzednio zablokowany.

Zasada działania takiego układu sprowadza się więc do tego, że sygnał C (najstarszy bit adresu) dokonuje wyboru jednego z multiplekserów (uaktywnia go), blokując jednocześnie (dzięki użyciu negatora) drugi z nich.

Rys. 3. Łączenie multiplekserów

Układ upraszcza się, jeżeli wejście
wyłącza multiplekser, ustawiając jego wyjście w stan wielkiej impedancji. Wówczas jest zbędna wyjściowa bramka OR i można wyjścia obu multiplekserów połączyć ze sobą. Konflikt nie grozi nam, bowiem jeden z multiplekserów ma zawsze wyjście w stanie wielkiej impedancji.

Demultipleksery

Demultiplekser to układ, który służy do przesłania na jedno z wyjść układu sygnału doprowadzonego do jego wejścia. W demultiplekserze wybór wyjścia, na które jest przekazywane sygnał wejściowy, odbywa się także za pośrednictwem wejść sterujących, zwanych też wejściami adresowymi.

Sygnały doprowadzane do wejść adresowych określają numer wyjścia, na które zostanie przeniesiony sygnał wejściowy. Sygnały doprowadzone do wejść adresowych określają numer wyjścia, na które zostanie przeniesiony sygnał wejściowy. Adresowanie jest realizowane w naturalnym kodzie binarnym.

Rys. 4. Demultiplekser: a) symbol graficzny; b) model mechaniczny wyjaśniający zasadę działania

Scalone układy demultiplekserów - układ `154

Typowym reprezentantem demultiplekserów scalonych jest układ 74154 (rysunek 5). Układ ten wyposażony jest w wejścia strobujące
i
, z których jedno może służyć jako wejście informacyjne, a drugie jako wejście strobujące. Słowo adresowe (dekodowane) jest podawane na wejścia A, B, C i D powodując, że na wybranym wyjściu pojawi się stan niski 0 tylko wówczas, gdy do obu wejść strobujących doprowadzony jest sygnał o poziomie logicznym 0.

Rys. 5. Demultiplekser `154: a) symbol graficzny; b) topologia wyprowadzeń

Tak funkcjonujący układ `154 (według opisu przedstawionego powyżej) opisuje również przedstawiona poniżej tablica jego działania.

Tablica działania demultipleksera scalonego `154

Wejścia						Wyjścia
		D	C	B	A	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	1	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	0	0	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1
0	0	0	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	0	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
0	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1
0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1	1
0	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1	1
0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	1
0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0
0	1	-	-	-	-	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	0	-	-	-	-	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
1	1	-	-	-	-	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Łączenie demultiplekserów

Łączenie ze sobą demultiplekserów umożliwia zwiększenie liczby wyjść takiego układu. Schemat demultipleksera o 8 wyjściach i 3 wejściach adresowych, zbudowanego z dwóch demultiplekserów o 4 wyjściach i 2 wejściach adresowych, przedstawiono na rysunku 6. Zauważmy, że sposób rozbudowy układu jest analogiczny jak dla multiplekserów. Sygnał C (najstarszy bit adresu) dokonuje wyboru (uaktywnienia) jednego demultipleksera i jednoczesnego zablokowania drugiego z nich.

Rys. 6. Łączenie demultiplekserów

Zastosowania multiplekserów i demultiplekserów

Realizacja układów kombinacyjnych

W bardzo prosty sposób można realizować funkcje logiczne wykorzystując multiplekser. W przypadku natomiast układu kombinacyjnego wielowyjściowego korzystniejsze jest użycie demultipleksera. Sposoby realizacji układów kombinacyjnych z użyciem multiplekserów i demultiplekserów przedstawione zostaną na kilku przykładach.

Przykład l

Zbudować układ kombinacyjny opisany następującą funkcją logiczną:

y = f(d,c,b,a) = Σ( l,2,3,5,7,8,10,12,13).

Rys. 7. Tablica prawdy (a) oraz schemat (b) do przykładu 1

Rozwiązanie

Zauważmy, że doprowadzając sygnały d, c, b, a do wejść adresowych multipleksera, tak jak to pokazano na rys. 7b, adresujemy go zgodnie z tablicą prawdy. Jeżeli w wierszu i tablicy prawdy funkcja ma wartość 1, to wejście informacyjne multipleksera o numerze i należy połączyć ze źródłem poziomu logicznego 1. Jeżeli natomiast w wierszu i tablicy prawdy funkcja ma wartość 0, to wejście informacyjne multipleksera o numerze i należy połączyć ze źródłem poziomu logicznego 0. Ponieważ do realizacji układu użyto multipleksera typu '150, który ma tylko wyjście zanegowane, należało sygnał wyjściowy z multipleksera zanegować. Zamiast negatora na wyjściu można oczywiście zamienić stany wejść na przeciwne i w ten sposób uprościć układ. Schematu układu po takiej modyfikacji nie pokazano na rysunku, bo jak wykazano poniżej, układ opisany funkcją z przykładu 1 można zrealizować w sposób prostszy.

Przykład 2

Zbudować układ kombinacyjny z przykładu 1, korzystając z multipleksera o trzech wejściach adresowych.

Rozwiązanie

Doprowadzając sygnały d, c, b do wejść adresowych multipleksera, tak jak to pokazano na rys. 8b sprawiamy, że sygnał b steruje wejście o wadze 2⁰ (A), sygnał c steruje wejście o wadze 2¹ (B), sygnał d steruje wejście o wadze 2² (C). Zatem w przypadku dwóch kolejnych wierszy tablicy prawdy jest ustawiany taki sam adres, bowiem trójki bitów d, c, b są w nich takie same. Wiersze te wyróżniono zwiększając odstęp pomiędzy tymi parami i obok (po lewej stronie) zapisano odpowiadający im wspólny adres.

Rys. 8. Tablica prawdy (a) oraz schemat (b) do przykładu 2

W obrębie dowolnych wyróżnionych dwóch wierszy tablicy wartość funkcji jest albo stała 1, albo stała 0, albo przyjmuje wartości takie jak sygnał a, albo wreszcie takie jak zanegowany sygnał a. Uogólniając, można powiedzieć, że sygnał wejściowy multipleksera jest funkcją tej zmiennej (zmiennych), która nie została użyta do adresowania multipleksera. W tym przykładzie liczba zmiennych nie wykorzystywanych do adresowania jest równa 1. Sygnał wejściowy multipleksera będzie zatem funkcją jednej zmiennej. Takich funkcji jest tylko cztery: y=0, y=1, y=a, y=
. Spostrzeżenia te pozwalają sformułować następujący wniosek:

W przypadku realizacji funkcji logicznej n zmiennych przy użyciu multipleksera o liczbie wejść adresowych równej n-1 potrzeba, co najwyżej, użyć dodatkowo jednego negatora. Taki sposób realizacji należy zatem przyjąć jako właściwy, gdyż jest on tańszy i bardziej niezawodny (mniejsza liczba połączeń) od przedstawionego powyżej (przykład 1).

Zwykle jednak w układach cyfrowych dysponujemy sygnałami wejściowymi prostymi i zanegowanymi. Wówczas użycie negatora staje się zbędne i przewaga układu z rys. 8 nad układem z rys. 7 jest jeszcze bardziej oczywista.

Układy z przykładów 1 i 2 są to układy o jednym wyjściu. W przypadku układów wielowyjściowych każde kolejne wyjście będzie wymagać użycia następnego multipleksera. Układy tak budowane będą zatem dość złożone w przypadku dużej liczby wyjść. Dlatego do realizacji układów wielowyjściowych korzystniej jest stosować demultipleksery, co pokazuje przykład 3.

Przykład 3

Zbudować układ kombinacyjny czterowyjściowy opisany funkcjami:

y1=f1(c,b,a)=Σ[l,2,5,7(0,3)]

y2=f2(c,b,a)=Σ[3,6(2,7)]

y3=f3(c,b,a)=Π[4,6,7(0,3)]

y4=f4(c,b,a)=Π[l(2,5)]

korzystając z demultipleksera o trzech wejściach adresowych i dowolnych bramek logicznych.

Rozwijanie

Rozwiązanie zadania z przykładu 3 przedstawiono na rys. 9b.

Uwaga: Kółeczko przy wejściu
(
) informuje nas, że multiplekser będzie pracował (tzn. będzie odblokowany), jeżeli doprowadzimy do tego wejścia stan niski L (takie samo znaczenie ma negacja przy nazwach tych wejść), natomiast do wejścia zezwalającego E3 stan wysoki H (brak kółeczka). Przy takim sterowaniu wejść
,
, E3 jak na rysunku, układ demultipleksera zachowuje się w taki sposób, że na wyjściu, które jest określone przez stan wejść adresowych, występuje stan niski L, o czym informuje nas kółeczko rysowane na wyjściu demultipleksera, a na pozostałych wyjściach stan wysoki H. Dowolne z wejść
,
, E3 może być użyte jako strobujące (zezwalające) i dowolne z nich jako informacyjne. Stan wysoki H na dowolnym z wejść
,
lub niski L na E3 sprawi, że na wszystkich wyjściach demultipleksera wystąpi stan wysoki H.

Rys. 9. Tablica prawdy (a) oraz schemat (b) do przykładu 3

Doprowadzenie sygnałów wejściowych c, b i a do wejść adresowych demultipleksera tak jak pokazano to na rys. 9b, spowodowało, że adresowanie jest zgodne z tablicą prawdy. Wynika to z tego, że w zapisie funkcji f(c,b,a) pozycja zmiennej a odpowiada najmłodszemu bitowi (o wadze 2⁰, zmiennej b - 2¹ itd.), natomiast w demultiplekserze najmłodsze wejście adresowe to A (o wadze 2⁰ , B - 2¹ itd.).

Dalsze postępowanie w odniesieniu do poszczególnych funkcji (wyjść układu) było następujące:

• Funkcja y1

Do realizacji wybrano zera funkcji, gdyż ich liczba jest mniejsza od liczby jedynek funkcji. Gdy na wejściu adresowym zostanie ustawiony stan 100 (adres 4), to na wyjściu 4 demultipleksera wystąpi stan logiczny L (a jak wynika z zasady działania tego demultipleksera — na pozostałych wyjściach stan wysoki H). Jeżeli na wejściu adresowym zostanie ustawiony stan 110 (adres 6), to na wyjściu 6 demultipleksera wystąpi stan logiczny 0. Funkcja y1 w obu przypadkach powinna mieć wartość 0, dlatego wyjścia te należy połączyć z wejściami bramki iloczynowej (rys. 9b). Na wyjściu tej bramki stan 0 wystąpi w obu tych przypadkach, czyli będzie realizowana funkcja y1.

• Funkcja y2

Do realizacji wybrano jedynki funkcji (jest ich 2), gdyż ich liczba jest mniejsza od liczby zer funkcji (jest ich 4). Jeżeli wyjścia 3 i 6 podłączymy do wejść bramki AND, to na jej wyjściu przy słowach wejściowych cba=011 (adres 3) lub cba=110 (adres 6) otrzymamy stan logiczny 0 (patrz realizacja funkcji y1), a w pozostałych przypadkach stan logiczny 1. Funkcja y2 powinna mieć wartości przeciwne (patrz tablica prawdy), dlatego należy sygnał wyjściowy z bramki AND zanegować (lub w jej miejsce użyć bramki NAND).

Naturalnie, można funkcję y2 zrealizować wykorzystując do tego celu bramkę AND, ale musiałaby to być bramka czterowejściowa. Realizacja zer funkcji wymagałaby połączenia wyjść 0, l, 4, 5 demultipleksera z wejściami bramki iloczynowej.

• Funkcja y3

Do realizacji tej funkcji można wybrać zarówno zera, jak i jedynki funkcji (zbiór zer jest tak samo liczny jak zbiór jedynek). Realizacja zer wymagałaby użycia trójwejściowej bramki AND i połączenia jej wejść z wyjściami 4, 6, 7 demultipleksera. Realizacja jedynek wymagałaby użycia trójwejściowej bramki NAND i połączenia jej wejść z wyjściami l, 2, 5 demultipleksera. Zwróćmy jednak uwagę, że realizując zera funkcji mnożymy w bramce iloczynowej sygnały z wyjść 4, 6 i 7. Natomiast realizując funkcję y1, mnożyliśmy sygnały z wyjść 4 i 6. Wystarczy zatem sygnał y1, pomnożyć przez sygnał z wyjścia 7, aby otrzymać pożądany efekt. Dzięki temu spostrzeżeniu zamiast bramki trójwejściowej użyjemy bramki tylko o dwóch wejściach.

• Funkcja y4

Funkcja ta ma wartość 0 tylko dla kombinacji wejściowej cba=001, a przy pozostałych słowach wejściowych ma wartość 1 (lub może mieć wartość 1). Tak działa właśnie demultiplekser adresowany w taki sposób, że cba=CBA i sygnał wyjściowy jest pobierany z wyjścia 1.

Uogólniając, możemy stwierdzić, że każde wyjście demultipleksera realizuje dokładnie jedno zero funkcji odpowiadające takiej kombinacji sygnałów wejściowych, która adresuje analizowane wyjście. Realizacja funkcji to iloczyn jej zer. Minimalizując jednak liczbę połączeń projektowanego układu, jeżeli liczba zer jest większa od liczby jedynek funkcji, realizujemy funkcję odwrotną (
), a następnie dodajemy negator, co w efekcie daje pożądany wynik.

Dzięki takiemu podejściu realizacja funkcji z użyciem demultipleksera o trzech wejściach adresowych (8 wyjściach) wymaga, w ogólnym przypadku, użycia bramek co najwyżej czterowejściowych. Odnosi się to do sytuacji, gdy liczba zer jest równa liczbie jedynek. W każdym innym przypadku liczba zer jest mniejsza niż 4 albo liczba jedynek jest mniejsza niż 4. Uogólniając powyższy wniosek powiemy, że realizacja funkcji przy użyciu demultipleksera o m wyjściach wymagać będzie użycia bramek o liczbie wejść co najwyżej równej m/2.

Multipleksowy system przesyłania danych

W celu uproszczenia i obniżenia kosztów systemu transmisji danych cyfrowych stosuje się technikę multipleksową. Technika ta umożliwia przesyłania wielobitowych słów binarnych jedną linią zamiast wieloma przewodami. Schemat takiego układu przedstawiono na rysunku 10.

Rys. 10. Multipleksowy system transmisji danych

Multiplekser pełni w nim rolę przetwornika, który zamienia format słów z równoległego na szeregowy. Demultiplekser dokonuje konwersji odwrotnej, tzn. zamienia informację szeregową na równoległą. Warunkiem koniecznym, aby w danej chwili sygnał z i-tego wejścia multipleksera był przenoszony na i-te wyjście demultipleksera, jest ustawienie identycznych słów adresowych w obu układach. Warunek ten jest spełniony poprzez adresowanie multipleksera i demultipleksera sygnałami z wyjść liczników binarnych (mod 16), zliczających impulsy tego samego przebiegu taktującego pracę układu. Liczniki te pracują dzięki temu współbieżnie (synchronicznie). Sposób ten pozwala na dalsze zmniejszenie liczby przewodów potrzebnych do transmisji informacji.

W trakcie pracy układu informacja z określonego wejścia pojawia się na odpowiednim wyjściu tylko na czas jednego taktu przebiegu zegarowego (taktującego). Aby uzyskać na wyjściu układu pełne słowo 16-bitowe, konieczne jest zastosowanie układu pamięci. Został on zbudowany z przerzutników asynchronicznych typu

. Cykl pracy układu jest zatem następujący:

1. Wyzerowanie układu (przerzutniki wyjściowe ustawione w stan 1, liczniki w stan 0).

2. Ustawienie na wejściu informacji przeznaczonej do transmisji.

3. Podanie 16 impulsów na wejścia zliczające liczników (z każdym kolejnym impulsem sygnał z jednego z wejść jest przenoszony na odpowiednie wyjście i jeśli jest to 1, to przerzutnik nie zmienia swego stanu, a jeśli 0, to jest ustawiany w stan niski L).

4. Informacja z wejścia znajduje się na wyjściu układu i można przejść do początku kolejnego cyklu (punkt l cyklu pracy).

Parametry multiplekserów i demultiplekserów

Do najważniejszych parametrów układów multiplekserów i demultiplekserów zalicza się:

• szybkość działania;

• napięcie zasilania;

• napięcie w stanie logicznego „1”;

• napięcie w stanie logicznego „0”;

• prąd w stanie logicznego „1”;

• prąd w stanie logicznego „0”;

• moc pobieraną;

• współczynnik dobroci;

• odporność na zakłócenia;

• elastyczność łączeniową;

• skalę integracji układu;

Szybkość działania

Opóźnienia sygnałów w funktorach sieci przełączającej są wynikiem skończonych szybkości procesów przełączania. Opóźnienie sygnału w funktorze jest określane w technice układów cyfrowych jako czas propagacji sygnału. Czas propagacji sygnału przez funktor jest podstawową miarą jego szybkości działania. W ogólnym przypadku czas propagacji jest miarą opóźnienia odpowiedzi układu na sygnał sterujący.

Moc pobierana

Moc pobierana przez układ, podawana w katalogach, jest to moc tracona w układzie przy przełączaniu tego układu przebiegiem prostokątnym o wypełnieniu 50%.

Współczynnik dobroci

Dwa parametry układów logicznych, a mianowicie: średni czas propagacji i moc pobierana przez układ można rozpatrywać łącznie ze względu na ich szczególnie ścisłą współzależność wyrażającą się tym, że w szerokim zakresie zmian mocy pobieranej i średniego czasu propagacji ich iloczyn (współczynnik dobroci) jest w przybliżeniu stały dla układów danej klasy (w danej klasie zwiększenie szybkości działania odbywa się kosztem wzrostu strat mocy). Współczynnik dobroci umożliwia zatem porównanie układów należących do różnych klas. Układ logiczny jest uważany za tym lepszy, im mniejszy jest współczynnik dobroci, jest on wyrażany w pikodżulach, gdyż moc pobierana przez typowe scalone układy logiczne jest określana w miliwatach, a średni czas propagacji w nanosekundach.

Odporność na zakłócenia

Zmiany sygnału wyjściowego układu cyfrowego mogą być wywołane nie tylko sygnałem użytecznym, ale również sygnałem zakłócającym. Z punktu widzenia czasu trwania impulsów zakłócających, zakłócenia można podzielić na statyczne i dynamiczne. Jako granicę między nimi przyjmuje się średni czas propagacji sygnału przez bramkę.

Zakłócenia dynamiczne to te, których czas trwania jest krótszy od czasu propagacji, natomiast jako zakłócenia statyczne przyjmuje się impulsy trwające dłużej niż czas propagacji sygnału przez bramkę. W związku z tym wyróżnia się odporność układu na działanie zakłóceń statycznych oraz odporność układu na działanie zakłóceń dynamicznych.

Elastyczność łączeniowa

System cyfrowy składa się z pewnej liczby połączonych ze sobą układów cyfrowych. Ze względów funkcjonalnych i ekonomicznych należy łączyć ze sobą układy scalone z różnych serii i klas, a zatem zdolność do bezpośredniej współpracy różnych rodzajów cyfrowych układów scalonych stanowi ich istotny parametr techniczny.

Przy wzajemnym łączeniu układów scalonych z tej samej serii należy uwzględnić wartość obciążalności wyjściowej. Obciążalność jest to dopuszczalna wartość prądu na wyjściu układu wyrażona w standardowych jednostkach obciążenia, odpowiadających wartości prądu pobieranego (bądź oddawanego) przez wejście układu logicznego z tej samej serii. Jeśli w systemie cyfrowym są zastosowane układy scalone z różnych serii, ale z jednej klasy, to należy uwzględnić odpowiednie poprawki, zmniejszając lub zwiększając obciążalność. Przy łączeniu układów scalonych z różnych klas często należy stosować bądź odpowiednie układy pośredniczące, bądź dodatkowe elementy, które umożliwiają sprzężenie układów.

Skala integracji

Ciągły wzrost złożoności układów scalonych powiązany z różnorodnością ich typów spowodował konieczność wprowadzenia skali integracji układów. Miarą skali integracji jest złożoność logiczna półprzewodnikowej struktury układowej, która jest reprezentowana równoważną liczbą bramek elementarnych tworzących ten układ scalony lub liczbą elementów tego układu.

Zgodnie z ogólnie przyjętą konwencją, układem scalonym o małej skali integracji (SSI - ang. Small Scale Integration) nazywany jest układ zawierający 1~10 bramek w jednej strukturze. Spotyka się też inną definicję mówiącą, że układ scalony SSI jest to układ zawierający nie więcej niż 100 elementów. Obie definicje są najczęściej bliskoznaczne.

Termin średnia skala integracji (MSI - ang. Medium Scale Integration) odnosi się do układu o równoważnej liczbie 10~100 bramek. Przyjmując jako kryterium liczbę elementów, układem MSI nazywa się układ scalony zawierający 100~1000 elementów.

Układ o równoważnej liczbie 100~10 000 bramek lub liczbie elementów 10000~100000 jest zaliczany do układów o wielkiej skali integracji (LSI - ang. Large Scale Integration).

Zasadniczym kierunkiem rozwoju techniki układów scalonych jest dalszy wzrost skali integracji. Coraz częściej w literaturze pojawia się termin „układy scalone o bardzo wielkiej skali integracji” (VLSI - ang. Very Large Scale Integration). Układem VLSI nazywa się układ zawierający ponad 100000 elementów w jednej strukturze półprzewodnikowej.

6

---