Politechnika Białostocka
Wydział (Instytut)
Mechaniczny
SPRAWOZDANIE Z ZAJĘĆ LABORATORYJNYCH
(Nazwa przedmiotu)
Ćwiczenie numer: M6
Temat: Elementy techniki cyfrowej.
Grupa laboratoryjna: 3
OCENA
25.04.2013r. ..……………………………….
(Data wykonania ćwiczenia) (Data i podpis prowadzącego)
1.Cel i zakres ćwiczenia laboratoryjnego.
Zapoznanie studentów z podstawami algebry logiki oraz analizą, syntezą i realizacją praktyczną podstawowych układów cyfrowych.
2.Opis stanowiska badawczego.
Stanowisko służące do tworzenia różnych układów cyfrowych wyposażone w 3-wejściowe funktory NAND oraz w nadajniki stanów 4 zmiennych wejściowych sterowanych ręcznie lub automatycznie. Wskaźnikami stanów logicznych są diody elektroluminescencyjne, przy czym stan „1” odpowiada zaświeceniu się diody, zaś „0” logiczne odpowiada diodzie nieświecącej.
1.Na początek należy zbadać (stosując tabele prawdy) dowolny funktor NAND.
2. Następnie sprawdzić, modelując jednocześnie obie strony równości, słuszność kilku wskazanych przez prowadzącego reguł algebry logiki.
3. Oraz rozwiązać zadania sformułowane przez prowadzącego zajęcia.
4.Zestawienie obliczeń oraz wyników badań.
a) funkcja logiczna
$$x = \overset{\overline{}}{a}*\overset{\overline{}}{b}*\overset{\overline{}}{c} + \overset{\overline{}}{a}*\overset{\overline{}}{b}*c + \overset{\overline{}}{a}*b*c = \overset{\overline{}}{a}*\overset{\overline{}}{b}*\left( \overset{\overline{}}{c} + c \right) + \overset{\overline{}}{a}*b*c = \overset{}{\overset{\overline{}}{a}*\overset{\overline{}}{b} + \overset{\overline{}}{a}*b*c} = \overset{\overline{}}{\left( \overset{\overline{}}{\overset{\overline{}}{a}*\overset{\overline{}}{b}} \right)*(\overset{\overline{}}{\overset{\overline{}}{a}*b*c})}$$
b) tabela prawdy
Nr wiersza (dziesiętny) | 22 | 21 | 20 | x |
---|---|---|---|---|
d | a | b | c | |
0 | 0 | 0 | 0 | 1 |
1 | 0 | 0 | 1 | 1 |
2 | 0 | 1 | 0 | 0 |
3 | 0 | 1 | 1 | 1 |
4 | 1 | 0 | 0 | 0 |
5 | 1 | 0 | 1 | 0 |
6 | 1 | 1 | 0 | 0 |
7 | 1 | 1 | 1 | 0 |
c) schemat graficzny funktorów NAND
5. Wnioski.
Dzięki obliczeniom logicznym, możemy zredukować liczbę elementów układu i w efekcie otrzymujemy układ ze zredukowaną liczbą elementów, co pozwala na zmniejszenie kosztów wytwarzania takiego układu oraz redukuje jego stopień skomplikowania budowy.