DEFINICJE ROZNE

- napiecie – roznica potencjalow miedzy dwoma punktami

- moc – praca pradu w jednostce czasu, P=IU

- natezenie – ładunek przeplywajacy do czasu przeplywu

- licznik synch a asynch – w synch zmiana sygnalu nastepuje jednoczesnie z taktem zegarowym, w asynch opoznienie cyklu moze powodowac bledne liczenie

BRAMKI

- and 0001, or 0111, not 1/0, nor 1000, nand 1110, nand i nor funkcjonalnie pelne, xor 0110, xnor 1001

- and plaski, or wklesly, X dodaje pasek, not kropka

- or+not, and+not daja uklady zupelne

PRZERZUTNIKI
- D, T, JK, RS – synchroniczne, rs, rs- - asynchronicze

- D

D	Q	Q+
0	0	0
0	1	0
1	0	1
1	1	1

- T

T	Q	Q+
0	0	0
0	1	1
1	0	1
1	1	0

- JK

J	K	Q	Q+
0	0	0/1	0/1
0	1	0/1	0
1	0	0/1	1
1	1	0/1	1/0

- RS

S	R	Q
0	0	podtrzymanie
0	1	0
1	0	1
1	1	-

PAMIECI

- RAM ulotna, ROM nieulotna, SRAM statyczna, DRAM dynamiczna

- typ unipolarny np CMOS i bipolarny np TTL, 1 wypiera 2 ze wzgledu na to ze jest lepszy

- rownolegle, szeregowo, jednobramowe, dwubramowe, synchroniczne, asynchroniczne

- ROM tylko wyjscia, RAM wejscia i wyjscia, ilosc odpowiada ilosci komorek, komorka 1-4 bajty, wejscia sterujace

- uzywa sie DRAM glownie bo statyczne o wiele drozsze, dynamiczna trzeba odtwarzac

MIKROPROCESORY

- układ realizujacy dowolny algorytm poprzez okreslona sekwencje operacji, dzialanie na danych przez sterowanie, funkcjonalnie pelny, na pojedynczym ukladzie scalonym – mikrokomputer

- potokowanie – rozdzielenie operacji na kilka fragmentow, przez co wykonuja sie jednoczesnie zaimast po kolei w czesciach procesora, mozna zadac kolejnego odczytu zanim dokona sie poprzedni

- mikrokomputer – uklad scalony skladajacy sie z mikroprocesora, pamieci i uklady wejsc/wyjsc

- magistrala/szyna – wiazka przewodow do ktorej dolaczone sa bloki uczestniczace w wymianie informacji, moze byc dowolna liczba wyjsc, jedno wyjscie na raz

- rejestry: o roboczy, pelni funkcje pamieci pomocniczej

o rejestr rozkazow, wpisywany w niego jest kod rozkazu

o rejestr stosu, odwolanie do podprogramu, wykonanie i przypisanie ostatniej wartosci

o akumulator, na nim wykonywane sa operacje aryt. i logiczne, zawsze w nim umieszczane wyniki

o rejestr flagowy, zawiera stany szczegolne wynikow operacji realizownaych przez ALU

MIKROPROCESOR NIOS II

- ogolnego przeznaczenia, 32 bitowa lista instrukcji, 32 rejestry (32 bitowe), do 32 rejestrow sterujacych, 32 zrodla przerwan zewnetrznych, instrukcje zmiennoprzecinkowe pojedynczej prezycji

- ALU operuje na 1-2 zmiennych z rejestrow i wpisuje wynik do rejestru, arithmetic logic unit, uzyw ainstrukcji ogolnych lub tworzonych przez uzytkownika

- pamiec cache

- ACHITEKTURA HARWARDZKA- pamiec danych jest oddzielona od pamieci rozkazu, czesto uzywana z cache, podstawowa pamiec 0 i 1 generacji komputerow

- von Neumana – polaczone magistrale pamieci i rozkazow

-instruction cache i data cache

- reset – czysci rejestr status do 0x0

CACHE

- pamiec szybkiego dostepu, poprawia sredni czas dostepu do pamieci w porownaniu do zewnetrznych, zawsze aktywne podczas dzialania procesora

NIOS URZADZENIA PERYFERYJNE

- PIO (rownolegle wejscia/wyjscia) – steruje diodami, odczytuje przelaczniki, generowanie przerwan

- uklad czasowo licznikowy (timer) – liczniki, sterowanie uruchamianiem/zatrzymaniem, przerywanie

- UART (asynchroniczny interfejs szeregowy)

- SPI (synchroniczny interfejs szeregowy) – master/slave, wiele urzadzen podrzednych, posiada: sclk – clock, mosi master output slave input, miso, ss – slave select ---- proste polaczenie sprzetowe, wszyka tranmisja danych, jednokierunkowe sygnaly ----- tylko jedno urzadzenie nadrzedne, brak adresowania grupowego, brak kontroli przeplywu

- DMA (direct memory access) - DMA jest istotną funkcją wszystkich nowoczesnych

komputerow, pozwalając urządzeniom na transfer danych

bez znacznego obciążania CPU. Bez niej μP musiałby

kopiować każdy fragment danych ze źrodła do

przeznaczenia, będąc niedostępnym dla

innych zadań. Z DMA CPU jest

odciążone i w trakcie transferow danych może wykonywać

użyteczne zadania DMA pozwala CPU zlecić transfer danych i

wykonywać własne zadania w trakcie realizowania transferu.

Transfer DMA kopiuje blok pamięci z jednego urządzenia

do innego. CPU inicjuje transfer przez wydanie polecenia

DMA, nie wykonuje tego transferu.

Kontroler DMA przeprowadza transfery najefektywniej jak

to możliwe, odczytując i zapisując dane z najwyższą

szybkością, na ktorą pozwala źrodło lub miejsce

przeznaczenia. Kontroler DMA może przeprowadzać

transakcje po magistrali Avalon z kontrolą przepływu, co

pozwala na automatyczne transfery danych do lub z

wolnych urządzeń peryferyjnych (np. UART) wyposażonych

w kontrolę przepływu danych z maksymalną prędkością

dopuszczalną przez te urządzenia.

UKLADY FPGA

- cyfrowe uklady scalone – uniwersalne,

-specjalizowane (100000+ oplacalne przy produkcji dopiero),

-programowalne – uzytkownik moze programowac

- FPGA – matryca bramek z polaczeniami, programowalna przez uzytkownika

- zalety w sterownikach - przedluzenie okresu eksplotacji, bez zmiany obwodu drukowanego, mozliwosc dopasowania do potrzeb uzytkownika