LABORATORIUM

PROJEKTOWANIA URZĄDZEŃ CYFROWYCH

Instrukcja do ćwiczenia:

"Pamięci półprzewodnikowe".

Instytut Elektroniki Politechniki Śląskiej

Zakład Układów Cyfrowych i Mikroprocesorowych.

GLIWICE 1995

1. Wstęp.

Powstanie pamięci półprzewodnikowych stworzyło nowe możliwości przy projektowaniu układów cyfrowych. W sytuacjach, w których zachodziła potrzeba przechowywania większej ilości informacji. Najczęściej organizowanej w tzw. rejestry, były budowane układy oparte o pojedyncze przerzutniki, dzięki czemu istniała możliwość bezpośredniego dostępu do wszystkich bitów informacji. W ten sposób istniała możliwość ciągłej obserwacji stanu całego układu przez wyświetlenie stanu wszystkich bitów informacji równocześnie. Układy te z punktu widzenia możliwości obserwowania zmian informacji były koncepcyjnie proste i projektowanie ich było podobne do projektowania układów składających się z pojedynczych bramek. Wykorzystanie do budowy podobnych układów cyfrowych pamięci półprzewodnikowych posiada dwie podstawowe zalety: po pierwsze są to układy tańsze, z wyraźnymi tendencjami dalszego spadku ceny, a po drugie zajmują o wiele mniej miejsca. Ta ostatnia zaleta pozwala na zwiększenie ilości przechowywanej informacji przy takich samych wymiarach konstrukcyjnych układu w porównaniu z układem realizowanym z przerzutników.

Zastosowanie pamięci półprzewodnikowych eliminuje ponadto z układu potrzebę realizacji deszyfratorów adresów czy multiplekserów, ponieważ funkcje te są na ogół realizowane w elementach pamięci.

Pamięci półprzewodnikowe posiadają wadę, która powoduje, że projektowanie układów z wykorzystaniem pamięci półprzewodnikowych dość istotnie różni się od projektowania układów z wykorzystaniem przerzutników. Wada ta jest zresztą ogólną cechą wszelkich rodzajów pamięci i polega na braku dostępu do wszystkich bitów informacji jednocześnie. Stąd też istnieją różne koncepcje dostępu do informacji w pamięciach i różne sposoby organizacji ich pracy. Z punktu widzenia działania urządzenia wszystkie te koncepcje dostępu i sposoby organizacji pracy są równie dobre. Różnice można zauważyć w ocenie wartości użytkowych, a szczególnie w łatwości wykrywania uszkodzeń.

Przedmiotem ćwiczenia jest sprawdzenie poprawności działania jednego z typów pamięci półprzewodnikowych.

W trakcie ćwiczenia omówione są i wykorzystane różne koncepcje dostępu do informacji. Ocena wartości użytkowych tych koncepcji należy do ćwiczących.

2. Opis stosowanej w ćwiczeniu pamięci.

W ćwiczeniu wykorzystywana jest pamięć SN 7489 firmy Texas Instruments, której parametry są następujące:

• wszystkie wejścia i wyjścia spełniają warunki dla układów TTL,

• pojemność pamięci jest równa 16 x 4 bity,

• obudowa 16 nóżkowa.

0. Pamięć posiada 14 sygnałów we/wy:

A, B, C, D	- 4 bity adresu pozwalające na zaadresowanie 16 komórek
D1, D2, D3 , D4	- 4 bity informacji wejściowej
W/R	- sygnał ten, równy zeru logicznemu, powoduje wpis informacji podanej na szynach D do komórki wskazanej przez adres
E	- sygnał „enable”, gdy = 0 pozwala na umieszczenie informacji na szynach wyjściowych S1, S2, S3, S4 z komórki wskazanej przez adres
S1, S2, S3, S4	- 4 bity informacji wyjściowej: informacja ta jest negacją informacji wpisanej do pamięci, tzn. tej która była podana na wejścia D1, D2, D3, D4. Wyjścia S1, S2, S3, S4 posiadają tranzystor z otwartym obwodem kolektora.

0. 3. Przebieg ćwiczenia.

0. 3.1. Do wszystkich wejść elementu pamięci dołączyć ręczne zadajniki

• do wszystkich wyjść dołączyć wyświetlacze,

• ustawić ręcznie adresy i wpisać wybraną informację,

• wybierając jeszcze raz adresy, sprawdzić poprawność wpisania na wyświetlaczu.

0. 3.2. Zestawić układ jak na rys. 1

• wejście E połączyć na stałe z zerem logicznym,

• do pozostałych wejść dołączyć ręczne zadajniki,

• do wyjść dołączyć wyświetlacze,

• wykorzystując wejście zegarowe licznika wpisać wybraną informację do pamięci,

• sprawdzić, czy żądana informacja znajduje się we właściwych komórkach,

• ewentualne błędy poprawić, wykorzystując wejścia równoległe licznika.




Rys.1 Podstawowy schemat sterowania elementem pamięci




Rys.2 Schemat układu sterowania elementem pamięci z automatyczną zmianą adresu w czasie odczytu lub zapisu




Rys. 3 Prosty, ale niepewny układ generowania sygnałów W/R i t+

dla układu z rys. 2




Rys. 4 Schemat prostego układu automatycznego testowania elementu pamięci

3.3. W schemacie z rysunku 1 dokonać zmiany tak, jak to pokazuje rysunek 2 (zmiana dotyczy sygnałów W/R oraz t+).

W schemacie tym, w odróżnieniu od poprzedniego, w trakcie zapisu wystarczy naciskać jeden klawisz związany z sygnałem oznaczonym WYK. W trakcie zapisu sygnał oznaczony ZAP/OD powinien być stale równy jedynce logicznej.

Powtórzyć czynności z punktu 3.2.

Przeanalizować, dlaczego wykonana zmiana nie może być zrealizowana tak jak na rys. 3, mimo że układ ten realizuje takie same zależności logiczne.

3.4. Uzupełnić układ z rys. 2 tak, jak pokazuje to rys. 4.

Otrzymany układ służy do testowania pamięci. Działanie jego polega na zapisywaniu do pamięci sygnałów podawanych na szynach D1, D2, D3, D4 a następnie odczytywaniu i porównaniu z tym, co było zapisane. W wypadku wystąpienia różnicy układ zatrzymuje się i można na podstawie wyświetlanej informacji wskazać przekłamanie. Rys. 5 przedstawia poglądowy schemat blokowy układu z rys. 4.




Rys. 5 Schemat blokowy dla układu z rys. 4

Układ działa w ten sposób, że najpierw jest wpisywana do całej pamięci zawartość rejestru wejściowego, a następnie jest odczytywana informacja z pamięci i porównywana z zawartością rejestru wejściowego. Jeżeli nie ma różnic, to układ z powrotem rozpoczyna od cyklu zapisu. Rejestr wejściowy pozwala na zmianę informacji wpisywanej do pamięci w czasie trwania testu.

W ćwiczeniu należy sprawdzić pracę układu, podając dla jednego cyklu zapis - odczyt impulsy taktujące ręcznie. Przy pozytywnym wyniku sprawdzenia należy do wejścia TAKT dołączyć generator impulsów (kasetka W) i sprawdzić dla jakich częstości impulsów układ działa poprawnie.

---